技術(shù)編號：3283084
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明的實(shí)施例涉及集成電路的制造。更具體地，本發(fā)明的實(shí)施例涉及用于在襯底上沉積電介質(zhì)層的方法。背景技術(shù) 自從集成電路在幾十年前被首次引入以來，這樣的器件的幾何尺寸已經(jīng)被急劇減小。從此以后，集成電路一般遵循兩年/一半尺寸的法則(常常稱為莫爾定律)，其意味著在一芯片上的器件數(shù)量每兩年增加一倍。現(xiàn)在的制造企業(yè)正在常規(guī)地生產(chǎn)具有0.13μm甚至是0.1μm線寬尺寸的器件，并且將來的企業(yè)將很快生產(chǎn)具有甚至更小的線寬尺寸的器件。器件幾何尺寸的持續(xù)減小已經(jīng)產(chǎn)生了對于具有...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。