技術(shù)編號：3244769
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明的實施例涉及用于制備集成電路器件的方法。更具體地，本發(fā) 明的實施例涉及利用一個或多個循環(huán)沉積工藝來形成金屬互連結(jié)構(gòu)。背景技術(shù)由于集成電路(IC)器件的結(jié)構(gòu)尺寸按比例降至亞1/4微米的范圍， 所以電阻和電流密度已成為急需考慮并改善的因素。多層互連結(jié)構(gòu)提供了 貫穿IC器件的導(dǎo)電路徑，其中的IC器件被形成在高寬比(aspect ratio) 較高的構(gòu)造(feature)中，包括接頭、插塞、通孔、線(line)、導(dǎo)線和其 他構(gòu)造。在襯底(substrate)...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。