技術(shù)編號：2756938
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及在基板上涂布抗蝕膜，對曝光的抗蝕膜進行顯影而形成抗蝕圖案的 ，特別涉及通過使抗蝕圖案平滑化而能夠降 低線寬粗糙度的。背景技術(shù)為了制造具有更高集成度的半導(dǎo)體集成電路，要求進一步微細化。例如，對于 蝕刻掩膜的最小尺寸(CD)而言，降低現(xiàn)有的曝光裝置的曝光限度而達到32nm和22nm。 當以該程度的寬度形成場效應(yīng)晶體管(FET)的槽時，如果抗蝕圖案的線寬粗糙度(LWR) 較大，則產(chǎn)生FET的閾值電壓波動，作為集成電路的特性惡化，或者無法正常工作的問題。...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。