技術(shù)編號：2686919
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及集成電路制造領(lǐng)域，特別涉及。背景技術(shù)隨著集成電路產(chǎn)業(yè)的發(fā)展，一片晶圓上形成晶體管的數(shù)量也越來越多，如何提高集成度，是人們不斷探索研究的內(nèi)容。 在集成電路的生產(chǎn)制造過程中，需要將多個層進(jìn)行物理關(guān)聯(lián)，以滿足使用要求。那么，每一層就必須達(dá)到和前層在一定范圍內(nèi)的對準(zhǔn)，即套刻精度(overlay)，其是制約著光刻工藝的水平的一個因素，同時，套刻標(biāo)記的布局在對集成度要求越來越高的時代，也同樣需要引起注意。請參考圖1，其為現(xiàn)有的掩膜版的結(jié)構(gòu)示意圖，現(xiàn)有的掩膜版...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。