技術編號：12906029
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及計算機技術領域，尤其涉及一種Cache的壓縮方法和裝置。背景技術在微處理器的設計中，為了提升處理器的性能，需要克服訪存速度與處理器計算速度之間的巨大差距。由于數(shù)據(jù)或指令從是從主存中獲取的，而主存的訪問速度遠小于處理器的計算速度，從而每次訪問主存時均需要數(shù)百拍的訪問延遲，從而造成訪問數(shù)據(jù)的速度較慢?？梢栽谥鞔婧吞幚砥髦g加入了多級高速緩存(Cache，簡稱Cache)，一般的多級高速緩存為二到三級，最后一級高速緩存簡稱為LLC(LastLevelCache，LLC)，最后一級高速緩存的訪...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
請注意，此類技術沒有源代碼，用于學習研究技術思路。