技術編號：12824696
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明屬于高速串行接口芯片技術領域，涉及一種JESD204B協(xié)議中解幀的方法。背景技術JESD204B是一種用于高速數(shù)據采集的接口，該標準提供一種將一個或多個數(shù)據轉換器與數(shù)字信號處理器件接口的方法，目前主要用在ADC和FPGA之間的連接。相比于通常的并行數(shù)據傳輸，這是一種更高速度的串行接口。其速度最高可達12.5Gbps/通道，使用幀串行數(shù)據鏈路及嵌入式時鐘和對齊字符，減少了器件之間的走線數(shù)量，降低了走線匹配要求，并消除了建立與保持時序約束問題，從而簡化了高速轉換器數(shù)據接口的實施。一個JESD2...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
請注意，此類技術沒有源代碼，用于學習研究技術思路。