技術(shù)編號：12737133
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及一種利用博世法進行刻蝕的方法，以提高工藝結(jié)果的穩(wěn)定性，還涉及一種改善博世法刻蝕工藝終點監(jiān)測準(zhǔn)確性的方法。背景技術(shù)隨著半導(dǎo)體技術(shù)不斷發(fā)展，目前半導(dǎo)體器件的特征尺寸已經(jīng)變得非常小，希望在二維的封裝結(jié)構(gòu)中增加半導(dǎo)體器件的數(shù)量變得越來越困難，因此三維封裝成為一種能有效提高芯片集成度的方法。目前的三維封裝包括基于金線鍵合的芯片堆疊（DieStacking）、封裝堆疊（PackageStacking）和基于硅通孔（ThroughSiliconVia，TSV）的三維（3D）堆疊。其中，利用硅通孔的三...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。