技術(shù)編號：12728724
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及一種基于DP標準發(fā)射端擴頗時鐘發(fā)生器電路，適用于計算機領(lǐng)域。背景技術(shù)DP(DisplayPort)接口標準旨在尋求代替計算機的數(shù)字視頻接口DVI，LCD顯示器的低壓差分信號LVDS(LowVoltageDifferentialSignal)，作為設(shè)備間和設(shè)備內(nèi)的工業(yè)標準，并在若干領(lǐng)域躍過DVI和高清晰多媒體接口HDMI這兩種接口技術(shù)。DP利用目前交流耦合電壓差分的PCIExpress電氣層，有1～4個工作速率為217Gb/s的數(shù)據(jù)對(Lanes)，最高可獲得4通道多達10.8Gh/s的...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
該類技術(shù)注重原理思路，無完整電路圖，適合研究學(xué)習(xí)。