技術編號：12724177
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本公開涉及數(shù)據(jù)處理領域，具體地，涉及一種數(shù)據(jù)處理方法和裝置。背景技術目前，聯(lián)合測試工作組(JointTestActionGroup，JTAG)測試協(xié)議規(guī)定，在利用JTAG測試協(xié)議對芯片內部進行測試時，每次連續(xù)讀寫的地址長度為1k個字節(jié)。而且，在利用JTAG測試協(xié)議進行測試時，所有的讀寫操作都是通過單個比特串行地輸入輸出來進行的。例如，連續(xù)寫操作的基本流程是：切換到寫模式→配置為遞增(Increment)模式→切換操作寄存器(register)為地址寄存器→串行寫入地址值→切換操作寄存器為數(shù)據(jù)寄存...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
該類技術無源代碼，用于學習原理，如您想要源代碼請勿下載。