技術編號：12512824
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。具有內(nèi)建流控制的無時鐘雙數(shù)據(jù)率鏈路L·米什拉、R·韋斯特費爾特和J·帕尼安相關申請的交叉引用本申請要求于2015年9月24日提交的美國非臨時專利申請?zhí)?4/864,586的權益，該申請要求于2014年10月3日提交的美國臨時申請?zhí)?2/059,798的權益，這兩篇申請均通過援引整體納入于此。技術領域本申請涉及數(shù)據(jù)通信，尤其涉及具有內(nèi)建流控制的雙數(shù)據(jù)率通信。背景常規(guī)微處理器通常包括用于與其他實體進行通信的通用異步接收機/發(fā)射機(UART)接口。UART接口需要發(fā)射引腳(TX)、接收引腳(RX)、請...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
請注意，此類技術沒有源代碼，用于學習研究技術思路。