技術(shù)編號(hào)：12485517
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。大體上，本揭露關(guān)于半導(dǎo)體裝置的制造，并且更具體地說(shuō)，關(guān)于用以于金屬硬遮罩移除制程期間保護(hù)導(dǎo)電結(jié)構(gòu)的獨(dú)特雙層蝕刻停止及其使用方法。背景技術(shù)諸如CPU、儲(chǔ)存裝置、ASIC(特定應(yīng)用集成電路)及類(lèi)似者等先進(jìn)集成電路的制作需要諸如晶體管、電容器、電阻器等等根據(jù)指定電路布局在給定芯片面積上形成的大量電路元件。于使用例如MOS(金屬氧化物半導(dǎo)體)技術(shù)制作復(fù)雜集成電路期間，數(shù)百萬(wàn)個(gè)晶體管，例如：N通道晶體管(NFET)及/或P通道晶體管(PFET)，乃是在包括結(jié)晶半導(dǎo)體層的基材上形成。無(wú)論所考量的是NFET晶...
注意：該技術(shù)已申請(qǐng)專(zhuān)利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專(zhuān)利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專(zhuān)利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。