技術(shù)編號(hào)：12160079
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明屬于集成電路領(lǐng)域，由于靜電放電問(wèn)題已經(jīng)成為一個(gè)影響芯片可靠性的相當(dāng)嚴(yán)重的問(wèn)題，而ESD的發(fā)生又有很大的隨機(jī)性和偶然性，因此如何選擇ESD保護(hù)器件，設(shè)計(jì)ESD保護(hù)電路提高整體ESD魯棒性，增強(qiáng)IC芯片的ESD承受能力成為IC可靠性設(shè)計(jì)的研究重點(diǎn)。這里給出了一款FPGA芯片設(shè)計(jì)高性能全方位保護(hù)的ESD防護(hù)網(wǎng)絡(luò)，結(jié)合1umCMOS工藝以及該芯片的特點(diǎn)，針對(duì)IO以及多電源的情況設(shè)計(jì)了有針對(duì)性的ESD保護(hù)電路。背景技術(shù)在集成電路領(lǐng)域，靜電放電問(wèn)題已經(jīng)成為了一個(gè)影響芯片可靠性的相當(dāng)嚴(yán)重的問(wèn)題。當(dāng)一塊芯...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。