技術編號：12041883
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明屬于半導體制造技術領域，涉及半導體制造中所使用的離子注入方法，尤其涉及多晶硅柵電極的離子注入方法。背景技術MOS器件結構中包括柵電極，其通常采用多晶硅形成。為形成低電阻率的多晶硅，通常需對多晶硅柵電極進行摻雜，在該摻雜過程中，由于離子注入相對具有可控性好等優(yōu)點，被廣泛用來摻雜形成多晶硅柵電極。隨著半導體技術的不斷發(fā)展，器件特征尺寸越來小，因此對柵電極形貌尺寸精度要求越來越高。柵電極形貌尺寸在偏離預定尺寸變化時，也即發(fā)生變形時，會導致各種各樣的器件可靠性問題，影響良率。因此，在離子注入形成多...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。