技術(shù)編號：12041320
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，尤其涉及一種半導(dǎo)體結(jié)構(gòu)及其形成方法。背景技術(shù)在現(xiàn)有的集成電路工藝中，大馬士革結(jié)構(gòu)（Damascene）和金屬-絕緣層-金屬（MIM）結(jié)構(gòu)的金屬電容器均為目前集成電路中的常用結(jié)構(gòu)。其中，由于金屬-絕緣層-金屬結(jié)構(gòu)的金屬電容器具有電阻值低、寄生電容（ParasiticCapacitance）小的優(yōu)點，而且沒有耗盡層感應(yīng)電壓（InducedVoltage）偏移的問題，因此所述金屬-絕緣層-金屬結(jié)構(gòu)的電容器得以在模擬電路、射頻電路或混合信號電路中被廣泛應(yīng)用。請參考圖1，是現(xiàn)...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。