技術(shù)編號(hào)：12039965
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。本領(lǐng)域一般涉及通過以層疊配置連接處理器而形成的三維（3-D）多處理器器件，以及用于控制3-D層疊多處理器器件以選擇性地在多種操作模式中的一種模式下操作的方法。背景技術(shù)在半導(dǎo)體處理器芯片制造領(lǐng)域，在處理器技術(shù)的早期很多公司都生產(chǎn)單芯片處理器。在最近十年左右，摩爾定律繼續(xù)縮小尺寸，很多公司和其他實(shí)體已經(jīng)設(shè)計(jì)了在單層上具有多個(gè)處理器的處理器芯片。但是，隨著每個(gè)芯片上的處理器數(shù)量的持續(xù)增加，處理器之間的片上通信變得有問題。例如，隨著處理器芯片的2D尺寸增加以適應(yīng)更多處理器，處理器之間的水平布線長度增加（...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。
請(qǐng)注意，此類技術(shù)沒有源代碼，用于學(xué)習(xí)研究技術(shù)思路。