技術編號：12009986
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及嵌入式技術領域，具體的說是一種在雙核架構的嵌入式數(shù)控系統(tǒng)中芯片與外設間中斷機制的實現(xiàn)方法。背景技術高速、高精、智能化、開放式、網(wǎng)絡化成為當代數(shù)控系統(tǒng)發(fā)展的主要趨勢。隨著電子技術的不斷發(fā)展，ARM和DSP等各種嵌入式系統(tǒng)微處理器由于具有成本低廉、功耗小、結構簡單且性能穩(wěn)定等特點，在嵌入式系統(tǒng)開發(fā)領域得以廣泛應用。采用ARM與DSP異構雙核處理器開發(fā)嵌入式數(shù)控系統(tǒng)，具有硬件結構簡單、功耗小、高性能低成本等特點，滿足中高檔數(shù)控系統(tǒng)產(chǎn)品市場需求，數(shù)控系統(tǒng)結構如圖1所示。其中，DSP核處理耗費系...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
請注意，此類技術沒有源代碼，用于學習研究技術思路。