技術(shù)編號(hào)：11925219
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶(hù)請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，特別涉及一種互連結(jié)構(gòu)的形成方法和曝光對(duì)準(zhǔn)系統(tǒng)。背景技術(shù)隨著集成電路向超大規(guī)模集成電路發(fā)展，集成電路內(nèi)部的電路密度越來(lái)越大。為了提高器件的集成度，目前的半導(dǎo)體芯片往往包括多層半導(dǎo)體結(jié)構(gòu)；不同層的半導(dǎo)體結(jié)構(gòu)之間通過(guò)互連結(jié)構(gòu)實(shí)現(xiàn)連接。參考圖1至圖4，示出了現(xiàn)有技術(shù)中一種互連結(jié)構(gòu)形成方法各個(gè)步驟的結(jié)構(gòu)示意圖。此處，以形成連接第一待連接件和第二待連接件的插塞為例進(jìn)行說(shuō)明。如圖1所示，首先形成基底10，所述基底10包括第一待連接件ma以及覆蓋所述第一待連接件ma的低K介質(zhì)層11。所...
注意：該技術(shù)已申請(qǐng)專(zhuān)利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專(zhuān)利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專(zhuān)利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。