技術(shù)編號(hào)：11776618
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶(hù)請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。本發(fā)明涉及半導(dǎo)體領(lǐng)域，尤其涉及一種半導(dǎo)體結(jié)構(gòu)的形成方法。背景技術(shù)在半導(dǎo)體制造中，隨著超大規(guī)模集成電路的發(fā)展趨勢(shì)，集成電路特征尺寸持續(xù)減小。為了適應(yīng)特征尺寸的減小，MOSFET場(chǎng)效應(yīng)管的溝道長(zhǎng)度也相應(yīng)不斷縮短。然而，隨著器件溝道長(zhǎng)度的縮短，器件源極與漏極間的距離也隨之縮短，因此柵極對(duì)溝道的控制能力隨之變差，柵極電壓夾斷(pinchoff)溝道的難度也越來(lái)越大，使得亞閾值漏電(subthresholdleakage)現(xiàn)象，即所謂的短溝道效應(yīng)(SCE：short-channeleffects)更容易發(fā)...
注意：該技術(shù)已申請(qǐng)專(zhuān)利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專(zhuān)利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專(zhuān)利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。