技術編號：11546323
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明的實施例一般地涉及半導體技術領域，更具體地，涉及雙軌存儲器、存儲器宏以及混合供電方法。背景技術存儲器件經受熟知的泄露功率(leakagepower)現象。通常，每當存儲器上電時，周邊存儲器陣列和核心存儲器陣列中的邏輯器件會耗散泄露功率。隨著技術不斷地將器件尺寸縮小至亞納米幾何尺寸以下，存儲器件中的泄露功率耗散增加。該泄露功率正在成為存儲器中的總功耗的顯著因素。一種降低泄露功率的方式是減小存儲器件的電源電壓。然而，存儲器中的位單元的電壓電平需要維持在用于保持的最小電壓規(guī)格，而存儲器件的周邊部...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
該類技術無源代碼，用于學習原理，如您想要源代碼請勿下載。