技術(shù)編號：11388892
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。：本發(fā)明涉及一種降低系統(tǒng)中高速串行總線(串行RapidIO，以下簡稱SRIO)發(fā)送數(shù)據(jù)延遲的方法，尤其涉及降低現(xiàn)場可編程邏輯陣列(以下簡稱FPGA)上使用SRIO的IP核發(fā)送數(shù)據(jù)延遲的設(shè)計(jì)方法。背景技術(shù)：RapidIO最早是由美國MercuryComputersystems公司為它的計(jì)算密集型信號處理系統(tǒng)自行開發(fā)的總線技術(shù)。RapidIO是一種分組包交換交換結(jié)構(gòu)，在網(wǎng)絡(luò)處理器、中央處理器和數(shù)字信號處理器之間的通信具有高速、低延遲、穩(wěn)定可靠的互連性。其主要特性是具有極低的延遲性和高帶寬，適合用于芯...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。