技術(shù)編號：11286720
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及一種FPRM電路優(yōu)化方法，尤其是涉及一種FPRM電路面積與延時優(yōu)化方法。背景技術(shù)目前，超大規(guī)模集成電路(VeryLargeScaleIntergration,VLSI)的快速發(fā)展對電路結(jié)構(gòu)設(shè)計的要求越來越高，在滿足電路功能的基礎(chǔ)上實現(xiàn)更小的面積、更低的功耗是電路綜合中非常關(guān)鍵的優(yōu)化目標。大量研究表明，與當前常用的Boolean邏輯電路相比，基于XOR/AND或XNOR/OR運算的RM邏輯電路具有更好的可測性，并在異或門邏輯使用較多的場合下，如奇偶校驗、算術(shù)邏輯、通信等，表現(xiàn)出更為優(yōu)秀的...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
請注意，此類技術(shù)沒有源代碼，用于學(xué)習研究技術(shù)思路。