技術編號：11286148
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及芯片設計及芯片驗證技術領域,具體地說是一種基于功能點覆蓋動態(tài)調整隨機約束的驗證方法。背景技術隨著工藝技術以及應用領域的不斷發(fā)展，芯片的復雜度不斷提高，相對應的，對于仿真驗證工作的要求也在不斷提高。不但需要進行仿真驗證的功能點越來越繁復，而且驗證周期的要求也越來越嚴格。現(xiàn)有的芯片設計流程中，分為前端設計(邏輯設計)和后端設計(物理設計)兩個階段。前端設計主要是以通過硬件描述語言(如verilog)來實現(xiàn)芯片的邏輯功能，而代碼描述的正確性主要就是通過對這些代碼(或是由這些代碼生成的網(wǎng)表)的...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
請注意，此類技術沒有源代碼，用于學習研究技術思路。