技術編號：11134219
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及版圖設計技術領域，尤其涉及一種時序約束檢查方法。背景技術現(xiàn)有的集成電路布圖設計技術領域中，對于布圖設計的時序約束檢查通常需要在布線布局之后才能被執(zhí)行。換言之，現(xiàn)有技術中，對于布圖設計的時序約束檢查的執(zhí)行時間較晚，更靠近于最終的流片過程。則在時序約束檢查中若出現(xiàn)問題，則由于更靠近芯片流片過程，因此會產生巨大的影響，一般會導致芯片流片延期，并且為此付出較多額外的人力成本。發(fā)明內容根據(jù)現(xiàn)有技術中存在的問題，現(xiàn)提供一種時序約束檢查方法的技術方案，旨在將時序約束檢查過程提前至與布線布局過程同時進...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
請注意，此類技術沒有源代碼，用于學習研究技術思路。