技術編號：10666087
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。現(xiàn)有技術中常規(guī)平面型VDMOS器件的制作流程涉及接觸孔的光刻，但是，接觸孔的光刻涉及到套準偏差，實際制作出來的接觸孔，可能左偏或者右偏。這就造成了相鄰多晶硅條之間的間距不能太小，否則會造成多晶硅與接觸孔短路。這就是說元胞集成度(反映在多晶硅條的寬度以及相鄰多晶硅條之間的間距上)受到了影響。發(fā)明內容本發(fā)明要解決的技術問題是提供一種VDMOS器件的制作方法及VDMOS器件，解決現(xiàn)有技術中由于VDMOS器件的制作流程涉及接觸孔的光刻而導致元胞集成度較低的問題。為...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。