技術(shù)編號(hào)：10666052
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。隨著半導(dǎo)體元件尺寸的逐漸縮小，內(nèi)連線結(jié)構(gòu)的線寬的逐漸變窄也使得傳輸信號(hào)的線阻值(line resistance, R)變大。此外，導(dǎo)線間的間距縮小也使得寄生電容(parasitic capacitance^)變大。因此，使得信號(hào)因RC延遲的狀況增加，導(dǎo)致芯片運(yùn)算速度減慢，降低了芯片的效能。寄生電容(C)與介電層的介電常數(shù)或k值(k-value)呈線性相關(guān)。低介電常數(shù)介電材料可降低芯片上整個(gè)內(nèi)連線結(jié)構(gòu)的電容值、降低信號(hào)的RC延遲以及增進(jìn)芯片效能。降低整體的電...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。