技術(shù)編號(hào)：10663770
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。 選擇性區(qū)域外延可以用于在硅(Si)襯底上形成III-V M0S器件。通常，選擇性區(qū)域 外延是指穿過(guò)沉積在半導(dǎo)體襯底上的圖案化電介質(zhì)掩模的外延層的局部生長(zhǎng)。然而，當(dāng) IIι-v材料在Si襯底上生長(zhǎng)時(shí)，產(chǎn)生缺陷。缺陷是由于IIι-v材料與Si之間的晶格失配以及 從Si材料移動(dòng)到III-V材料的無(wú)極性到極性轉(zhuǎn)變。這些缺陷可以減小III-V材料中的載流子 (例如電子、空穴或這兩者)的迀移率。由于缺陷，用于互補(bǔ)金屬氧化物半導(dǎo)體（"CMOS"）系統(tǒng) 的基于III-V...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。