技術(shù)編號(hào)：10625852
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒(méi)有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁(yè)查看技術(shù)詳細(xì)信息。 現(xiàn)有半導(dǎo)體領(lǐng)域中，半導(dǎo)體電路已經(jīng)發(fā)展為具有多層互連的集成電路 (integrated circuit，1C)。在多層互連的1C中，形成金屬互連結(jié)構(gòu)的過(guò)程包括通過(guò)刻 蝕介質(zhì)層以形成溝槽或通孔，然后在溝槽或通孔中填充導(dǎo)電材料。其中，應(yīng)用的很多新的材 料和工藝可以進(jìn)一步改善器件的性能。例如超低介電常數(shù)（Ultra low K，ULK，其中K為介 電常數(shù)且小于或等于2. 5)的介電材料作為介質(zhì)層能夠有效降低集成電路的RC (電阻和電 容）延遲。 現(xiàn)有金屬互連結(jié)構(gòu)...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。