技術(shù)編號：10625711
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。在3D邏輯上覆邏輯組態(tài)中，頂端邏輯晶粒必須以直接來自基材的電流來供電。取決于特定裝置，3D IC堆迭上每個受控崩陷晶片連接體(controlled-collapse chipconnect1n;C4)或銅柱(copper pillar;CuP)連接體的電流遞送要求可以是300毫安(mA)至350mA。所需電流必須直接移送至頂端晶粒，這無法貫穿單一 TSV來完成。另外，由于頂端晶粒的微柱連接體導(dǎo)致的“瓶頸”，例如每一個微柱的最大電流負載大約是65mA，因而會...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。