技術(shù)編號：10595815
提示：您尚未登錄，請點(diǎn) 登 陸 后下載，如果您還沒有賬戶請點(diǎn) 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。隨著半導(dǎo)體工藝尺寸的縮小，器件工作電壓與擊穿電壓的差距越來越小，集成電路的靜電泄放(Electro-Static discharge，ESD)問題越來越顯著。通常情況下IC端口的工作電壓在OV到電源電壓之間，從而普通器件端口的ESD結(jié)構(gòu)也只需要保證端口電壓在OV和電源電壓之間時ESD器件沒有漏電流。圖1為現(xiàn)有高觸發(fā)耐正壓的SCR器件剖面結(jié)構(gòu)圖，該結(jié)構(gòu)包括P型襯底(PSUB)I，P型掩埋層(BP)2、17，P阱(PWELL)3、16，P摻雜有源區(qū)(P+)4、...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。