形成磁性隧穿結(jié)的方法
【專利摘要】公開了一種用于制造MRAM位的方法，所述方法包括沉積間隔層，所述間隔層用以在處理期間保護(hù)隧穿阻擋層。所沉積的間隔層防止在后續(xù)處理中形成的副產(chǎn)物再沉積在隧穿阻擋層上。這種再沉積會造成產(chǎn)品故障并降低制造產(chǎn)率。此方法進(jìn)一步包括非侵蝕性的處理條件，防止對MRAM位的多層造成損傷。此非侵蝕性的處理條件可包括在不使用鹵素類等離子體的情況下進(jìn)行蝕刻。本文公開的實施例采用了簡化處理的蝕刻?沉積?蝕刻順序。
【專利說明】
形成磁性隧穿結(jié)的方法 背景
技術(shù)領(lǐng)域
[0001] 本發(fā)明公開的各方面總體上涉及存儲器裝置的制造，并且更特別地涉及磁阻式隨 機(jī)存取存儲器裝置的組件的形成方法。
【背景技術(shù)】
[0002] 隨機(jī)存取存儲器(RAM)是見于計算器裝置中的存儲器的最常見的類型。RAM技術(shù)的 進(jìn)步使計算功率得以增加。RAM技術(shù)的一項進(jìn)步是磁阻式隨機(jī)存取存儲器(MRAM)的發(fā)展。不 同于其他RAM技術(shù)，MRAM中的數(shù)據(jù)并非以電荷形式存儲，而是由磁性存儲元件(稱為MRAM位） 來存儲。MRAM位具有磁性隧穿結(jié)(MTJ)結(jié)構(gòu)。MTJ結(jié)構(gòu)由被薄電介質(zhì)層間隔開的兩個鐵磁層 形成。此薄電介質(zhì)層通稱為隧穿阻擋層。隧穿阻擋層被設(shè)計為足夠薄得允許電子從一個鐵 磁層"隧穿"通過隧穿阻擋層而到達(dá)另一鐵磁層。其中一個鐵磁層(稱為"扎釘(pinned)"鐵 磁層)被設(shè)定為特定的極性。另一個鐵磁層(稱為"自由"鐵磁層)的極性可由電流來改變。在 自旋轉(zhuǎn)矩式（spin transfer torque，STT)MRAM裝置中，自由鐵磁層的取向可通過使用自旋 極化電流來修改，這是所謂的寫入。
[0003]為了在原先為"?；蚋唠娮钁B(tài)的位上寫入"0"或低電阻態(tài)，使電流從自由層傳遞到 扎釘層。流經(jīng)扎釘層的電子隨著扎釘層磁化而達(dá)到多數(shù)自旋(majority spin)，且在自由層 上施加自旋扭矩以將磁化方向轉(zhuǎn)換為沿著扎釘層對齊。為了轉(zhuǎn)換到"Γ態(tài)，使寫入電流從扎 釘層流到自由層。來自自由層的伴隨著多數(shù)自旋的電子(與扎釘層對齊）穿過扎釘層，但伴 隨著少數(shù)自旋(minority spin)的電子反射回到自由層。少數(shù)自旋電子接著在自由層的力 矩上施加自旋扭矩，并且將自由層轉(zhuǎn)換成沿著少數(shù)自旋對齊，或與扎釘層反平行。位態(tài)可通 過感測此位的電阻并且將此電阻與參考電阻相比來讀取，所述參考電阻通常為高電阻和低 電阻值的平均值。
[0004] 與其他類型的非易失性RAM(NVRAM)相比，MRAM提供了以下優(yōu)點：在消耗較少功率 的同時更為快速并且且遭受較少的隨著時間的劣化。然而，MRAM裝置的當(dāng)前制造產(chǎn)率低，同 時工業(yè)需求縮減MRAM裝置的尺寸。例如，高制造產(chǎn)率的一個阻礙是MRAM位的制造中的一些 蝕刻工藝會侵蝕MTJ層。
[0005] 因此，本技術(shù)領(lǐng)域中需要一種新的工藝流程用以可靠地制造MRAM裝置。

【發(fā)明內(nèi)容】

[0006] 本文所公開的實施例包括一種MRAM位的制造方法。此方法包括將層的堆疊引入處 理腔室。此堆疊包括：導(dǎo)電硬掩模層;頂部電極層，定位在此導(dǎo)電硬掩模層下方；隧穿阻擋 層，與此頂部電極層相鄰;底部電極層，與此隧穿阻擋層相鄰；以及基板。此頂部與底部電極 層兩者包括鐵磁層。此隧穿阻擋層包括電介質(zhì)材料。在將此堆疊引入處理腔室后，蝕刻頂部 電極層與隧穿阻擋層，由此曝露頂部電極層與隧穿阻擋層的側(cè)壁。此方法進(jìn)一步包括在導(dǎo) 電硬掩模層、頂部電極層的側(cè)壁、隧穿阻擋層的側(cè)壁以及底部電極層的至少一些上方沉積 間隔層。此沉積產(chǎn)生子堆疊，所述子堆疊包含彼此相鄰的底部電極層的部分和間隔層的部 分。然后，將此子堆疊的至少一些向下蝕刻到此基板。
[0007] 本文公開的其他實施例包括一種層堆疊。此堆疊包括:基板;底部電極層，包含鐵 磁材料且定位在此基板上方;隧穿阻擋層，包含電介質(zhì)材料且與此底部電極層相鄰;頂部電 極層，包含鐵磁材料且與此隧穿阻擋層相鄰；導(dǎo)電硬掩模層，位于此頂部電極上方；以及間 隔層。此底部電極層、隧穿阻擋層、頂部電極層以及導(dǎo)電硬掩模層具有側(cè)壁;并且此間隔層 覆蓋此隧穿阻擋層的側(cè)壁。
【附圖說明】
[0008] 因此，為了可詳細(xì)地理解本發(fā)明的上述特征的方式，可參考實施例得出上述簡要 概括的本發(fā)明的更具體的描述，實施例中的一些在附圖中示出。然而，應(yīng)注意到，所附附圖 僅示出本發(fā)明的典型實施例，并且因此不應(yīng)被視為對本發(fā)明的范圍的限制，因為本發(fā)明可 允許其他等效的實施例。
[0009] 圖1A到1D示出本文公開的工藝的實施例的不同階段時的磁性隨機(jī)存取存儲器位。 [0010]為幫助理解，在可能的情況下，已使用相同的附圖標(biāo)記來指定附圖中共有的相同 元件。構(gòu)想到，一個實施例的元件和特征可有益地合并于其他實施例中而無需進(jìn)一步陳述。
【具體實施方式】
[0011] 公開的實施例包括MRAM位的制造方法。此方法包括將在其上形成有層堆疊的基板 引入處理腔室。堆疊中所含的層包括導(dǎo)電硬掩模層、頂部電極層、隧穿阻擋層、底部電極層 以及基板。此方法包括使用蝕刻工藝來蝕刻頂部電極層與隧穿阻擋層，所述蝕刻工藝無鹵 素類等離子體。代表性的適合的蝕刻工藝包括未使用鹵素類等離子體的反應(yīng)性離子蝕刻工 藝，以及離子束蝕刻工藝。公開的無鹵素類等離子體的蝕刻工藝還成功地蝕刻穿透MTJ層， 在不造成侵蝕的情況下使用常規(guī)蝕刻工藝難以蝕刻所述MTJ層。本文所公開的方法也包括 在第一蝕刻之后，在導(dǎo)電硬掩模層、頂部電極層的側(cè)壁、隧穿阻擋層的側(cè)壁以及底部電極層 的至少一些上方沉積間隔層。所沉積的間隔層覆蓋隧穿阻擋層，由此防止在后續(xù)處理中形 成的副產(chǎn)物再沉積在隧穿阻擋層上。這種再沉積會導(dǎo)致產(chǎn)品故障以及制造產(chǎn)率下降。此方 法進(jìn)一步包括使用也無鹵素類等離子體的蝕刻工藝來蝕刻包含底部電極層與間隔層的子 堆疊。使用蝕亥Η冗積-蝕刻順序的實施例受益于簡化的處理。例如，此順序允許僅使用單一 自對準(zhǔn)掩模，這可增加工藝產(chǎn)率。
[0012] 圖1A-1D為本文所公開的工藝的不同階段處的MRAM位的截面圖。此工藝開始于將 形成在基板110上的層堆疊100引入蝕刻腔室，諸如引入真空處理系統(tǒng)的蝕刻腔室。真空處 理系統(tǒng)包括一工具，在所述工具內(nèi)，可在不破壞真空的情況下（即在不將基板曝露于周圍環(huán) 境的情況下）在兩個或更多個真空處理腔室中處理基板。代表性的真空處理系統(tǒng)為群集工 具，諸如可購自加利福尼亞州圣克拉拉市的應(yīng)用材料公司的CENTURA?或ENDURA?群集工 具，或其他適合的群集工具。形成在基板110上的層堆疊100可定位在真空處理腔內(nèi)的基板 支座上?；逯ё膳渲脼榧訜釋佣询B100和基板110。
[0013] 在圖1A中，堆疊100包括導(dǎo)電硬掩模層150(在此示出于蝕刻硬掩模層150后）、頂部 電極層140、隧穿阻擋層130、底部電極層120以及基板110。在一些實施例中，層可定位在導(dǎo) 電硬掩模層150上方。導(dǎo)電硬掩模層150具有側(cè)壁151和頂表面152。頂表面152可以是基本上 平坦的。如圖所示，導(dǎo)電硬掩模層150僅包括單一特征;然而，應(yīng)當(dāng)理解堆疊100可包括多個 導(dǎo)電硬掩模特征。導(dǎo)電硬掩模層150的側(cè)壁151可以是豎直(如圖所示）的或傾斜的。在側(cè)壁 151是傾斜的實施例中，由側(cè)壁151和頂表面形成的角可以是從約剛好大于90°到約120°，諸 如從約剛好大于90°到約100°，諸如約95°。導(dǎo)電硬掩模層150可以具有從約250 A到約 2500 A(諸如從約500 A到約1500 A,諸如約1000 A)的厚度。導(dǎo)電硬掩模層150可由導(dǎo)電 材料構(gòu)成，諸如例如鉭、鎢、鎢和鉭的合金、TiN、或其他適合的材料。導(dǎo)電硬掩模層150可充 當(dāng)MRAM位中的引線（lead)。
[0014] 導(dǎo)電硬掩模層150的特征可通過從掩模傳遞的圖案來形成。光刻膠可施加在毯式 硬掩模層150的頂部上。然后，光刻膠層可被曝露并顯影。例如，顯影(development)階段可 使用反應(yīng)性離子蝕刻。
[0015] 頂部電極層140可定位在導(dǎo)電硬掩模層150下方。頂部電極層140可以是基本上平 坦的。頂部電極層140可以具有從約5.0 A到約200人（諸如從約50 A到約7:5 I諸如約 55 A)的厚度。頂部電極層140可包括若干層，或頂部電極層140可包括單一層。頂部電極層 140的至少一層包含鐵磁材料，諸如例如鈷的合金、鎳的合金、鐵的合金、鈀的合金、鉑的合 金、鉭的合金、前述的混合物、或其他適合的材料。例如，鐵磁材料可以是鈷、鐵和鉑的合金； 鈷、鐵和硼的合金;鈷、鎳、鐵、鈀和鉑的合金;或鈷、鐵、鉭、鎳和硼的合金。頂部電極層140中 可包含的其他層包括，例如，存儲層、自旋極化增強(qiáng)層、參考層、和/或反鐵磁(AFM)層。頂部 電極層140可以是扎釘?shù)幕蜃杂傻摹?br>[0016] 隧穿阻擋層130可定位在頂部電極層140下方。例如，隧穿阻擋層130可與頂部電極 層140相鄰。隧穿阻擋層130可以是基本上平坦的。隧穿阻擋層130可以具有范圍從約7 A到 約30 A (諸如，從約10 A到約20 A，例如約10 A)的厚度。隧穿阻擋層包括電介質(zhì)材料。隧 穿阻擋層130可包括，例如氧化鎂、氧化鈦、氧化鋁、氧化鋅、前述的混合物、或其他適合的材 料。
[0017] 底部電極層120可定位在隧穿阻擋層130下方。例如，底部電極層120可與隧穿阻擋 層130相鄰。底部電極層120可以是基本上平坦的。底部電極層120可以具有范圍從約50 A 到約300 A.(諸如約75 A)的厚度。底部電極層120可包括若干層，或可包括單一層。底部電 極層120的至少一層包含鐵磁材料，諸如，例如鈷的合金、鐵的合金、鉑的合金、鎳的合金、鈀 的合金、前述的混合物、或其他適合的材料。例如，鐵磁材料可以是鈷、鐵和鉑的合金;鈷、鐵 和硼的合金;鈷、鎳、鐵、鈀和鉑的合金;或鈷、鐵、鉭、鎳和硼的合金。底部電極層120中可包 含的其他層包括存儲層、自旋極化增強(qiáng)層、參考層、和/或AFM層。底部電極層120可以是扎釘 的或自由的。
[0018] 基板110可定位在底部電極層120下方。例如，基板可定位在底部電極層120的直接 下方?；蛘?，基板110與底部電極層120之間可存在有中介層。例如，基板110可由導(dǎo)體或絕緣 體制成。在其他實施例中，基板110具有由導(dǎo)體制成的部分，諸如中心部分；以及由絕緣體制 成的部分，諸如邊緣部分?；?10可以是基本上平坦的。在基板110為導(dǎo)體的實施例中，基 板110可包含金屬，諸如鉭;氮化鉭;氮化鈦;釕、鉭和釕的合金;或其他適合的材料。在基板 110為導(dǎo)體的實施例中，基板110可用作引線。在基板110為絕緣體的實施例中，基板110可包 括電介質(zhì)材料，諸如，例如氧化硅、氧化鋁、前述的混合物、或其他適合的材料。在基板110具 有由導(dǎo)體制成的中心部分和由絕緣體制成的邊緣部分的實施例中，中心導(dǎo)電部分可電連接 至底部電極層120。
[0019] 在形成在基板110上的層堆疊100被引入蝕刻腔室后，可使用導(dǎo)電硬掩模層150作 為掩模在第一蝕刻工藝中蝕刻頂部電極層140與隧穿阻擋層130。第一蝕刻工藝配置為形成 經(jīng)蝕刻的層的豎直或近豎直的側(cè)壁。例如，蝕刻工藝可以是未使用鹵素類等離子體的蝕刻 工藝。適合的蝕刻工藝包括未使用鹵素類等離子體的反應(yīng)性離子蝕刻(RIE)工藝。例如，RIE 工藝的等離子體可使用感應(yīng)耦合的等離子體（ICP)源來生成。例如，RIE工藝可使用氬氣、 他、出、0)、順 3、他、0130!1以及(：2抱0!1中的一個或多個作為蝕刻物種?；蛘?，蝕刻工藝可以是離 子束蝕刻（IBE)工藝，也稱為離子研磨（ion milling)或濺射蝕刻。IBE工藝可使用適用于 RIE工藝的任何氣體或混合物作為蝕刻物種。
[0020] 在RIE工藝與ICP源一起用于在沒有鹵素類等離子體的情況下進(jìn)行蝕刻的實施例 中，可使用以下條件?；逯ё臏囟瓤梢允菑募s20 °C到約300 °C，諸如從約40 °C到約80 °C。 真空處理腔室的壓力可以是從約lmTorr到約lOOmTorr，諸如從約20mTorr到約40mTorr。氬 氣、氮氣和氫氣可被引入真空處理腔室。氬氣的流速可以是從約20sccm到約lOOsccm，諸如 從約40sccm到約60sccm。氮氣的流速可以是從約20sccm到約lOOsccm，諸如從約40sccm到約 60sccm。氫氣的流速可以是從約20sccm到約10〇8(：〇11，諸如從約4〇8(3〇]1到約6〇8(^1]1。至線圈 的功率可以是從約100W到約2000W，諸如從約200W到約1000W。偏壓功率可以是從約0W到約 1000W，諸如從約20W到約700W。終點可通過計時的蝕刻和/或利用光學(xué)終點檢測器來確定。 適合的蝕刻反應(yīng)器包括，例如，可購自加利福尼亞州圣克拉拉市的應(yīng)用材料公司的Centris Advantege Mesa Etch?與Centura Advantege Mesa Etch?，或其他適合的蝕刻反應(yīng)器工 具。
[0021] 圖1B示出在基板110上所得的經(jīng)蝕刻的層堆疊100的一個實施例。第一蝕刻工藝形 成頂部電極層140與隧穿阻擋層130的豎直側(cè)壁。在蝕刻工藝之后，頂部電極層140可具有側(cè) 壁141，且隧穿阻擋層130可具有側(cè)壁131。側(cè)壁131、141、和151具有豎直輪廓。
[0022] 在頂部電極層140與隧穿阻擋層130被蝕刻后，將毯式間隔層160沉積在基板110以 及基板110上的經(jīng)蝕刻的層堆疊100上方。在一個實施例中，間隔層可沉積在導(dǎo)電硬掩模頂 表面152與側(cè)壁151、頂部電極層側(cè)壁141、隧穿阻擋層側(cè)壁131以及底部電極層120的至少一 些(諸如底部電極層120的暴露部分)上方。在一些實施例中，可在頂部電極層140與隧穿阻 擋層130的蝕刻之后在不破壞真空的情況下發(fā)生此沉積。在一些實施例中，間隔層160可保 形地沉積(如圖1C所示）。
[0023] 間隔層160可以具有約25 A到約20:0 A(諸如從約40 A到約150A，諸如約80 A) 的厚度。對于在蝕刻工藝中（諸如在主要使用物理蝕刻的反應(yīng)性離子蝕刻工藝或離子束蝕 刻工藝中）的離子的物理轟擊(bombardment)，間隔層160具有低蝕刻速率。此物理蝕刻速率 應(yīng)小于用于底部電極層120與頂部電極層140中的鐵磁材料的物理蝕刻速率。間隔層160可 包含31^1%0、310、311氧化鋁、前述的混合物、或其他適合的材料。
[0024] 間隔層160可使用以下方法來沉積，例如:化學(xué)氣相沉積(CVD)、等離子體增強(qiáng)化學(xué) 氣相沉積(PECVD)、物理氣相沉積(PVD)、或其他適合的技術(shù)?？梢砸孕∮诩s400 °C (諸如小于 約250°C)的溫度沉積間隔層160。低于約400°C的溫度可防止對間隔層160(諸如由MgO制成 的間隔層160)造成損傷。間隔層160可使用包含等離子體致密化工藝的方法來沉積。與典型 的硅熱氧化物層相比，等離子體致密化工藝的加入可改善間隔層160的濕式蝕刻比率（100: 1的稀氫氟酸）。在代表性的實施例中，間隔層160的濕式蝕刻速率為熱氧化物層的濕式蝕刻 速率的0.1倍。
[0025] 在圖1C所示的實施例中，間隔層160被毯式沉積在層堆疊100上方。間隔層160具 有:頂表面162,在導(dǎo)電硬掩模頂表面152上方;側(cè)表面161，在導(dǎo)電硬掩模層側(cè)壁151、頂部電 極層側(cè)壁141和隧穿阻擋層側(cè)壁131上方。間隔層160還具有在底部電極層120的一些上方的 下表面163。子堆疊170包括彼此相鄰的間隔層下表面163的部分與底部電極層120的部分。
[0026] 在沉積間隔層160后，層堆疊100和基板可被傳送到蝕刻腔室以進(jìn)行第二蝕刻工 藝。第二蝕刻工藝配置為形成底部電極層120的豎直或近豎直的側(cè)壁。在一個實施例中，可 在不破壞真空的情況下將層堆疊100傳送到蝕刻腔室。第二蝕刻工藝可以是定向蝕刻工藝， 其中蝕刻發(fā)生在與基板110基本上垂直的方向上。第二蝕刻工藝將子堆疊170的至少一些向 下蝕刻到基板110。第二蝕刻工藝留下由間隔層側(cè)表面161覆蓋的隧穿阻擋層側(cè)壁131。第二 蝕刻工藝也可留下由間隔層側(cè)表面161覆蓋的頂部電極層側(cè)壁141與導(dǎo)電硬掩模層側(cè)壁 151。底部電極層120由側(cè)壁121界定。第二蝕刻工藝可以是，例如，未使用鹵素類等離子體的 蝕刻工藝。例如，第二蝕刻工藝可以是RIE工藝。例如，RIE工藝可使用適用于第一蝕刻工藝 中的RIE處理中的氣體中的一種或多種作為蝕刻物種。例如，RIE工藝可使用氬氣和N 2/H2。例 如，離子體可使用ICP源來產(chǎn)生。在另一個實施例中，蝕刻工藝可以是IBE工藝。IBE工藝可使 用適用于RIE工藝的任何氣體或混合物作為蝕刻物種。在又一個實施例中，蝕刻工藝可使用 氟類化學(xué)品。
[0027]在沒有鹵素類等離子體的情況下與ICP源一起使用RIE工藝來蝕刻的實施例中，可 使用以下條件?；逯ё臏囟瓤梢詮募s20°C到約300°C，諸如從約40°C到約150°C。真空處 理腔室的壓力可以從約lmTorr到約lOOmTorr，諸如從約20mTorr到約40mTorr。氬氣、氮氣和 氫氣可被引入真空處理腔室。氬氣的流速可以從約20sccm到約lOOsccm，諸如從約40sccm到 約60sccm。氮氣的流速可以從約20sccm到約10〇8〇〇11，諸如從約4〇8〇〇]1到約6〇8〇〇1]1。氫氣的 流速可以從約20sccm到約lOOsccm，諸如從約40sccm到約60sccm。至線圈的功率可以從約 100W到約1500W，諸如從約200W到約1000W。偏壓功率可以從約0W到約1000W，諸如從約20W到 約700W。終點可通過計時蝕刻和/或利用光學(xué)終點檢測器來確定。
[0028] 在圖1D示出的實施例中，第二蝕刻工藝配置為形成底部電極層120的豎直側(cè)壁。子 堆疊170被向下蝕刻到基板110。在定向蝕刻工藝中已部分地蝕刻導(dǎo)電硬掩模層150,以使得 頂表面152在蝕刻后與先前相比更靠近基板110。在第二蝕刻工藝之后，第一蝕刻工藝的豎 直輪廓保留。在圖1D中示出的實施例可用作MRAM位。
[0029] 先前描述的實施例具有眾多優(yōu)點，包括以下所述。蝕刻工藝未使用鹵素類等離子 體，因此不可能侵蝕MRAM位的MTJ層。公開的沒有鹵素類等離子體的蝕刻工藝也成功地蝕刻 穿透使用常規(guī)蝕刻工藝難以蝕刻的MTJ層。間隔層160防止在后續(xù)處理中形成的副產(chǎn)物再沉 積在隧穿阻擋層上。這種再沉積可能會造成產(chǎn)品故障。再者，使用蝕刻-沉積-蝕刻順序的實 施例受益于簡化的處理。
[0030] 使用SiCN、氧化鋁、MgO作為間隔層160允許在不破壞第一蝕刻所獲得的豎直或近 豎直的輪廓的情況下成功地進(jìn)行第二蝕刻。盡管未受限于理論，相信所維持的豎直或近豎 直的輪廓是由于間隔層160的低物理蝕刻速率所達(dá)成的。再者，依照本文公開的方法制成的 MRAM位展現(xiàn)了高性能。在一晶片內(nèi)研究中，具有120nm的位寬度的實施例展現(xiàn)了范圍從約 70%到約101 %的隧穿磁阻(TMR)，以及范圍從約700歐姆到約1000歐姆的Rmin。在另一個晶 片內(nèi)研究中，具有80nm的位寬度的實施例展現(xiàn)了范圍從約77 %到約102 %的隧穿磁阻 (TMR)，以及范圍從約1500歐姆到約2000歐姆的Rmin。在又一個晶片內(nèi)研究中，具有60nm的位 寬度的實施例展現(xiàn)了范圍從約50%到約100%的隧穿磁阻(TMR)，以及范圍從約2500歐姆到 約4500歐姆的R min。在使用具有60nm位寬度的實施例的電流切換實驗中，Rmin為約3500歐姆， Rmax為約6700歐姆，鋒利正向切換（sharp forward switching)發(fā)生在約1150A/m處，且鋒 利逆向切換發(fā)生在約850A/m處。另外，得到2.9MA/cm2的切換電流密度。前述優(yōu)點是說明性 的而非限制。本發(fā)明的所有實施例不必具有本發(fā)明所有優(yōu)點或達(dá)成本發(fā)明的所有目的。
[0031]盡管前述內(nèi)容針對本發(fā)明的實施例，可在不偏離本發(fā)明的基本范圍的情況下設(shè)計 出本發(fā)明的其他和進(jìn)一步的實施例，且本發(fā)明的范圍由所附權(quán)利要求書確定。
【主權(quán)項】
1. 一種用于制造磁性隨機(jī)存取存儲器位的方法，所述方法包括以下步驟： 將堆疊引入處理腔室，其中所述堆疊包括： 導(dǎo)電硬掩模層； 頂部電極層，包含鐵磁層，其中所述頂部電極層定位在所述導(dǎo)電硬掩模層下方； 隧穿阻擋層，其中所述隧穿阻擋層由電介質(zhì)材料構(gòu)成，且其中所述隧穿阻擋層與所述 頂部電極層相鄰； 底部電極層，包含鐵磁層，且其中所述底部電極層與所述隧穿阻擋層相鄰；以及 基板，其中所述基板定位在所述底部電極層下方； 蝕刻所述頂部電極層與所述隧穿阻擋層，由此暴露所述隧穿阻擋層的側(cè)壁； 在所述隧穿阻擋層的側(cè)壁與所述底部電極層的至少一些上方沉積間隔層，由此形成子 堆疊，所述子堆疊包含彼此相鄰的所述底部電極層的部分與所述間隔層的部分；以及 蝕刻所述堆疊，其中所述蝕刻工藝： 將所述子堆疊的至少一些向下蝕刻到所述基板；以及 留下由所述間隔層覆蓋的所述隧穿阻擋層的側(cè)壁。2. 如權(quán)利要求1所述的方法，其中所述頂部電極層與所述隧穿阻擋層的蝕刻步驟以及 所述堆疊的蝕刻步驟都不包括使用鹵素類等離子體。3. 如權(quán)利要求2所述的方法，其中所述頂部電極層與所述隧穿阻擋層的蝕刻步驟以及 所述堆疊的蝕刻步驟中的至少一者包括使用反應(yīng)性離子蝕刻工藝或離子轟擊蝕刻工藝。4. 如權(quán)利要求3所述的方法，其中所述反應(yīng)性離子蝕刻工藝與所述離子轟擊蝕刻工藝 包括使用氬氣、N2、H 2、CO、NH3、He、CH3OH和C2H5OH中的至少一者來進(jìn)行蝕刻。5. 如權(quán)利要求4所述的方法，其中所述反應(yīng)性離子蝕刻工藝與所述離子轟擊蝕刻工藝 包括使用氬氣、他和出來進(jìn)行蝕刻。6. 如權(quán)利要求2所述的方法，其中對所述間隔層的離子物理轟擊的蝕刻速率低于對所 述頂部電極層的鐵磁層與所述底部電極層的鐵磁層的離子物理轟擊的蝕刻速率。7. 如權(quán)利要求1所述的方法，其中對所述間隔層的離子物理轟擊的蝕刻速率低于對所 述頂部電極層的鐵磁層與所述底部電極層的鐵磁層的離子物理轟擊的蝕刻速率。8. 如權(quán)利要求7所述的方法，其中沉積所述間隔層的步驟包括等離子體致密化工藝。9. 如權(quán)利要求8所述的方法，其中所述間隔層具有約25:A與約200 A之間的厚度。10. 如權(quán)利要求1所述的方法，其中所述間隔層包括選自由31^1^0、310、311氧化鋁 以及前述的混合物所構(gòu)成的組的材料。11. 如權(quán)利要求10所述的方法，其中所述隧穿阻擋層包括選自由氧化鎂、氧化鈦、氧化 鋁以及前述的混合物所構(gòu)成的組的電介質(zhì)材料。12. 如權(quán)利要求11所述的方法，其中： 所述頂部電極層具有約50人與約200 A之間的厚度； 所述隧穿阻擋層具有約7 A與約30 AZ間的厚度； 所述底部電極層具有約50A與約300 A之間的厚度；以及 所述間隔層具有約25A與約200 A之間的厚度。13. -種用于制造磁性隧穿結(jié)位的方法，所述方法包括以下步驟： 將堆疊引入處理腔室，其中所述堆疊包括： 導(dǎo)電硬掩模層，其中所述導(dǎo)電硬掩模層包含鉭； 頂部電極層，包含鐵磁層，其中所述頂部電極層定位在所述導(dǎo)電硬掩模層下方，其中所 述頂部電極層由鈷、鐵和鉑的合金構(gòu)成，且其中所述頂部電極層具有約SOA與約200 Λ之 間的厚度； 隧穿阻擋層，其中所述隧穿阻擋層與所述頂部電極層相鄰，其中所述隧穿阻擋層由MgO 構(gòu)成，且其中所述隧穿阻擋層具有約7 A與約20 A之間的厚度； 底部電極層，其中所述底部電極層包含鈷、鐵和鉑的合金，其中所述底部電極層具有約 50 A與約300 Λ之間的厚度，且其中所述底部電極層與所述隧穿阻擋層相鄰；以及 基板； 蝕刻所述頂部電極層與所述隧穿阻擋層，由此暴露所述隧穿阻擋層的側(cè)壁，且其中所 述頂部電極層與所述隧穿阻擋層的蝕刻步驟包括不包含鹵素類等離子體的離子束蝕刻工 藝或反應(yīng)性離子蝕刻工藝； 在所述隧穿阻擋層的側(cè)壁與所述底部電極層的至少一些上方沉積間隔層，由此形成子 堆疊，所述子堆疊包含彼此相鄰的所述底部電極層的部分與所述間隔層的部分，且其中所 述間隔層的厚度為約25Α與約200 A之間； 蝕刻所述堆疊，其中所述蝕刻工藝： 將所述子堆疊的至少一些向下蝕刻到所述基板； 留下由所述間隔層覆蓋的所述隧穿阻擋層的側(cè)壁；以及 包括不包含鹵素類等離子體的離子束蝕刻工藝或反應(yīng)性離子蝕刻工藝;且 其中在不破壞真空的情況下執(zhí)行蝕刻所述頂部電極層與所述隧穿阻擋層的步驟、沉積 所述間隔層的步驟以及蝕刻所述堆疊的步驟。14. 如權(quán)利要求13所述的方法，其中所述頂部電極層與所述隧穿阻擋層的蝕刻步驟以 及所述堆疊的蝕刻步驟中的至少一者包括使用氬氣、氮氣和氫氣的反應(yīng)性離子蝕刻工藝。15. -種堆疊，包括： 基板； 底部電極層，包含鐵磁材料，其中所述底部電極層在所述基板上方，且其中所述底部電 極層具有側(cè)壁； 隧穿阻擋層，在所述底部電極上方且與所述底部電極相鄰，其中所述隧穿阻擋層具有 側(cè)壁，其中所述隧穿阻擋層由電介質(zhì)材料構(gòu)成； 頂部電極層，由鐵磁材料構(gòu)成，其中所述頂部電極層定位在所述隧穿阻擋層上方，其中 所述頂部電極層與所述隧穿阻擋層相鄰，且其中所述頂部電極層具有側(cè)壁； 導(dǎo)電硬掩模層，定位在所述頂部電極上方；以及 間隔層，覆蓋所述隧穿阻擋層的側(cè)壁，其中所述間隔層包括選自由SiCN、MgO、SiO、SiN、 氧化鋁以及前述的混合物所構(gòu)成的組的材料。
【文檔編號】H01L43/02GK106030841SQ201580010185
【公開日】2016年10月12日
【申請日】2015年2月2日
【發(fā)明人】M·帕卡拉, M·巴爾塞努, J·杰曼, J·安, L·薛
【申請人】應(yīng)用材料公司