具有聚合物基質(zhì)的插件框架及其制造方法
【專利摘要】一種被有機(jī)基質(zhì)框架所限定的芯片插座陣列，所述有機(jī)基質(zhì)框架包圍穿過所述有機(jī)基質(zhì)框架的插座并且還包括穿過所述有機(jī)基質(zhì)框架的金屬通孔柵格。在一個(gè)實(shí)施方案中，一種面板包括芯片插座陣列，每個(gè)芯片插座被有機(jī)基質(zhì)框架所包圍和限定，所述有機(jī)基質(zhì)框架包括穿過所述有機(jī)基質(zhì)框架的銅通孔柵格。所述面板包括具有用于接納第一類型芯片的第一組外形尺寸的插座的至少一個(gè)區(qū)域和具有接納第二類型芯片的第二組外形尺寸的插座的第二區(qū)域。
【專利說明】具有聚合物基質(zhì)的插件框架及其制造方法
[0001]相關(guān)申請
[0002]該專利申請是申請日為2014年4月9日的名為“嵌入式芯片的制造方法”的美國專利申請序列號14/249，282的部分連續(xù)案。美國專利申請US14/249，282的公開文本通過引用全文并入本文。

【技術(shù)領(lǐng)域】
[0003]本發(fā)明涉及芯片封裝，具體涉及嵌入式芯片。

【背景技術(shù)】
[0004]在對于越來越復(fù)雜的電子元件的小型化需求越來越大的帶動(dòng)下，諸如計(jì)算機(jī)和電信設(shè)備等消費(fèi)電子產(chǎn)品的集成度越來越高。這已經(jīng)形成對支撐結(jié)構(gòu)如IC基板和IC插件具有通過介電材料彼此電絕緣且高密度的多個(gè)導(dǎo)電層和通孔的需要。
[0005]這種支撐結(jié)構(gòu)的總體要求是可靠性和適當(dāng)?shù)碾姎庑阅?、薄度、剛度、平坦度、散熱性好和有競爭力的單價(jià)。
[0006]在實(shí)現(xiàn)這些要求的各種途徑中，一種廣泛實(shí)施的形成層間互連通孔的加工技術(shù)是采用激光鉆孔，所鉆出的孔穿透后續(xù)布置的介電基板直到最后的金屬層，后續(xù)填充金屬，通常是銅，該金屬通過鍍覆技術(shù)沉積在其中。這種成孔途徑有時(shí)也被稱為“鉆填(drill &fill) ”，由此形成的通孔可稱為“鉆填通孔”。
[0007]鉆填通孔途徑具有多個(gè)缺點(diǎn)。由于每個(gè)通孔要求單獨(dú)鉆孔，所以生產(chǎn)率受限并且制造復(fù)雜的多通孔IC基板和插件的成本變得高昂。在大型陣列中，通過鉆填方法難以生產(chǎn)出高密度和高品質(zhì)的彼此緊密相鄰且具有不同的尺寸和形狀的通孔。此外，激光鉆出的通孔具有穿過介電材料厚度的粗糙側(cè)壁和內(nèi)向錐度。該錐度減小了通孔的有效直徑。特別是在超小通孔直徑的情況下，也可能對于在先的導(dǎo)電金屬層的電接觸產(chǎn)生不利影響，由此導(dǎo)致可靠性問題。此外，在被鉆的電介質(zhì)是包括聚合物基質(zhì)中的玻璃或陶瓷纖維的復(fù)合材料時(shí)，側(cè)壁特別粗糙，并且這種粗糙度可能會(huì)引起附加的雜散電感。
[0008]鉆出的導(dǎo)通孔的填充工藝通常是通過銅電鍍來完成的。電鍍填充鉆孔會(huì)引起凹坑，即在通孔端部出現(xiàn)小坑。或者，當(dāng)通孔通道被填充超過其容納量的銅時(shí)，可能造成溢出，從而形成突出超過周圍材料的半球形上表面。凹坑和溢出二者往往在如制造高密度基板和插件時(shí)所要求的后續(xù)上下堆疊通孔時(shí)形成困難。此外，應(yīng)該認(rèn)識(shí)到，大的通孔通道難以均勻填充，特別是在其位于插件或IC基板設(shè)計(jì)的同一互連層內(nèi)的較小通孔附近時(shí)。
[0009]可接受的尺寸范圍和可靠性正在隨著時(shí)間的推移而改善。然而，上文所述的缺點(diǎn)是鉆填技術(shù)的內(nèi)在缺陷，并且預(yù)計(jì)會(huì)限制可能的通孔尺寸范圍。還應(yīng)該注意的是，激光鉆孔是形成圓形通孔通道的最好方法。雖然理論上可以通過激光銑削制造狹縫形狀的通孔通道，但是實(shí)際上可制造的幾何形狀范圍比較有限，并且在給定支撐結(jié)構(gòu)中的通孔通常是圓柱形的并且是基本相同的。
[0010]通過鉆填制造通孔是昂貴的，并且難以利用相對具有成本效益的電鍍工藝用銅來均勻和一致地填充由此形成的通孔通道。
[0011]在復(fù)合介電材料中激光鉆出的通孔實(shí)際上被限制在60X10_6m的最小直徑，并且由于所涉及的燒蝕過程以及所鉆的復(fù)合材料的性質(zhì)，甚至因此而遭受到顯著的錐度形狀以及粗糙側(cè)壁的不利影響。
[0012]除了上文所述的激光鉆孔的其它限制外，鉆填技術(shù)的另一限制在于難以在同一層中形成不同直徑的通孔，這是由于當(dāng)鉆出不同尺寸的通孔通道并然后用金屬填充以制造不同尺寸通孔時(shí)，通孔通道的填充速率不同所致。結(jié)果，由于不可能對不同尺寸通孔同時(shí)優(yōu)化沉積技術(shù)，作為鉆填技術(shù)的特征性的凹坑或溢出的典型問題進(jìn)一步惡化。
[0013]克服鉆填途徑的多個(gè)缺點(diǎn)的可選解決方案是利用又稱為“圖案鍍覆(patternplating) ”的技術(shù)，通過在光刻膠中形成的圖案內(nèi)沉積銅或其它金屬沉積來制造通孔。
[0014]在圖案鍍覆中，首先沉積種子層。然后在其上沉積光刻膠層，隨后曝光形成圖案，并且選擇性地移除以制成暴露出種子層的溝槽。通過將銅沉積到光刻膠溝槽中來形成通孔柱。然后移除剩余的光刻膠，蝕刻掉種子層，并在其上及其周邊層壓通常為聚合物浸潰玻璃纖維氈的介電材料，以包圍所述通孔柱。然后，可以使用各種技術(shù)和工藝來平坦化所述介電材料，移除其一部分以暴露出通孔柱的端部，從而允許由此導(dǎo)電接地，用于在其上構(gòu)建下一金屬層?？稍谄渖贤ㄟ^重復(fù)該工藝來沉積后續(xù)的金屬導(dǎo)體層和通孔柱，以構(gòu)建所期望的多層結(jié)構(gòu)。
[0015]在一個(gè)替代性的但緊密關(guān)聯(lián)的技術(shù)即下文所稱的“面板鍍覆(panel plating)”中，將連續(xù)的金屬或合金層沉積到基板上。在基板的端部沉積光刻膠層，并在其中顯影出圖案。剝除被顯影的光刻膠圖案，選擇性地暴露出其下的金屬，該金屬然后可被蝕刻掉。未顯影的光刻膠保護(hù)下方的金屬不被蝕刻掉，并留下直立的特征結(jié)構(gòu)和通孔的圖案。
[0016]在剝除未顯影的光刻膠后，可以在直立的銅特征結(jié)構(gòu)和/或通孔柱周圍和上方層壓介電材料，如聚合物浸潰玻璃纖維氈。在平坦化后，可通過重復(fù)該工藝在其上沉積后續(xù)的金屬導(dǎo)體層和通孔柱，以構(gòu)建所期望的多層結(jié)構(gòu)。
[0017]通過上述圖案鍍覆或面板鍍覆方法形成的通孔層通常被稱為銅制的“通孔柱(viapost)”和特征層(feature layer)。
[0018]應(yīng)該認(rèn)識(shí)到，微電子演化的總體推動(dòng)力涉及制造更小、更薄、更輕和更大功率的具有高可靠性產(chǎn)品。使用厚且有芯的互連不能得到超輕薄的產(chǎn)品。為了在互連IC基板或“插件”中形成更高密度的結(jié)構(gòu)，要求具有甚至更小連接的更多層。
[0019]如果在銅或其它合適的犧牲基板上沉積鍍覆的層壓結(jié)構(gòu)，則可以蝕刻掉基板，留下獨(dú)立的無芯層壓結(jié)構(gòu)?？梢栽陬A(yù)先附著至犧牲基板上的側(cè)面上沉積其它層，由此能夠?qū)崿F(xiàn)雙面積層，從而最大限度地減少翹曲并有助于實(shí)現(xiàn)平坦化。
[0020]一種制造高密度互連的靈活技術(shù)是構(gòu)建圖案或面板鍍覆的多層結(jié)構(gòu)，所述多層結(jié)構(gòu)由在電介質(zhì)基質(zhì)中的具有多種幾何形狀和形態(tài)的金屬通孔或通孔柱特征結(jié)構(gòu)組成。該金屬可以是銅，電介質(zhì)可以是膜聚合物或纖維增強(qiáng)聚合物，通常采用的是具有高玻璃化轉(zhuǎn)變溫度(Tg)的聚合物，如聚酰亞胺或環(huán)氧樹脂，例如。這些互連可以是有芯的或無芯的，并可包括用于堆疊元件的空腔。它們可具有奇數(shù)或偶數(shù)層。實(shí)現(xiàn)技術(shù)描述在授予Amitec-Advanced Multilayer Interconnect Technologies Ltd.的現(xiàn)有專利中。
[0021]例如，赫爾維茨(Hurwitz)等人的題為“高級多層無芯支撐結(jié)構(gòu)及其制造方法(Advanced multilayer coreless support structures and method for theirfabricat1n) ”的美國專利US 7，682，972描述了一種制造包括在電介質(zhì)中的通孔陣列的獨(dú)立膜的方法，所述膜用作構(gòu)建優(yōu)異的電子支撐結(jié)構(gòu)的前體，該方法包括以下步驟:在包圍犧牲載體的電介質(zhì)中制造導(dǎo)電通孔膜，和將所述膜與犧牲載體分離以形成獨(dú)立的層壓陣列?；谠摢?dú)立膜的電子基板可通過將所述層壓陣列減薄和平坦化，隨后對通孔進(jìn)行端子化來形成。該公報(bào)通過引用全文并入本文。
[0022]赫爾維茨(Hurwitz)等人的題為“用于芯片封裝的無芯空腔基板及其制造方法(Coreless cavity substrates for chip packaging and their fabricat1n)，，的美國專利US 7，669，320描述了一種制造IC支撐體的方法，所述IC支撐體用于支撐與第二 IC芯片串聯(lián)的第一 IC芯片；所述IC支撐體包括在絕緣周圍材料中的銅特征結(jié)構(gòu)和通孔的交替層的堆疊體，所述第一 IC芯片可接合至所述IC支撐體，所述第二 IC芯片可接合在所述IC支撐體內(nèi)部的空腔中，其中所述空腔是通過蝕刻掉銅基座和選擇性蝕刻掉累積的銅而形成的。該公報(bào)通過引用全文并入本文。
[0023]赫爾維茨(Hurwitz)等人的題為“集成電路支撐結(jié)構(gòu)及其制造方法(integratedcircuit support structures and their fabricat1n)，，的美國專利US7, 635，641 描述了一種制造電子基板的方法，包括以下步驟:(A)選擇第一基礎(chǔ)層；(B)將蝕刻阻擋層沉積到所述第一基礎(chǔ)層上；(C)構(gòu)建交替的導(dǎo)電層和絕緣層的第一半堆疊體，所述導(dǎo)電層通過貫穿絕緣層的通孔而互連；(D)將第二基礎(chǔ)層施加到所述第一半堆疊體上；(E)將光刻膠保護(hù)涂層施加到第二基礎(chǔ)層上；(F)蝕刻掉所述第一基礎(chǔ)層；(G)移除所述光刻膠保護(hù)涂層；(H)移除所述第一蝕刻阻擋層；(I)構(gòu)建交替的導(dǎo)電層和絕緣層的第二半堆疊體，導(dǎo)電層通過貫穿絕緣層的通孔而互連；其中所述第二半堆疊體具有與第一半堆疊體基本對稱的構(gòu)造；(J)將絕緣層施加到交替的導(dǎo)電層和絕緣層的所述第二半堆疊體上；(K)移除所述第二基礎(chǔ)層，以及，(L)通過將通孔端部暴露在所述堆疊體的外表面上并對其施加端子來對基板進(jìn)行端子化。該公報(bào)通過引用全文并入本文。
[0024]在美國專利US7, 682，972、US7，669，320和US7, 635，641中描述的通孔柱技術(shù)使得可以同時(shí)電鍍大量通孔從而實(shí)現(xiàn)大規(guī)模生產(chǎn)。如前所述，現(xiàn)有的鉆填通孔具有約60微米的有效最小直徑。與之區(qū)別的是，采用光刻膠和電鍍的通孔柱技術(shù)能夠獲得更高的通孔密度?？赡軐?shí)現(xiàn)小至30微米直徑的通孔直徑并且可能在同一層中同時(shí)制造不同幾何尺寸和形狀的通孔。
[0025]隨著時(shí)間的推移，預(yù)期鉆填技術(shù)和通孔柱沉積兩者都將能夠?qū)崿F(xiàn)進(jìn)一步微型化的并且具有更高密度的通孔和特征結(jié)構(gòu)的基板的制造。然而，很明顯的是，通孔柱技術(shù)的發(fā)展將會(huì)持續(xù)保持競爭能力。
[0026]基板能夠?qū)崿F(xiàn)芯片與其它元件的接口。芯片必須以提供可靠電連接的組裝工藝接合在基板上，從而能夠?qū)崿F(xiàn)芯片與基板之間的電通信。
[0027]通過在插件內(nèi)嵌入芯片來連接外界，能夠?qū)崿F(xiàn)縮減芯片封裝體，縮短通向外界的連接，通過簡化加工即取消基板組裝工藝中的芯片而提供成本節(jié)省，并且潛在地增加了可靠性。
[0028]基本上，諸如模擬、數(shù)字和MEMS芯片的嵌入有源組件的概念涉及具有繞芯片的通孔的芯片支撐結(jié)構(gòu)或基板的構(gòu)造。
[0029]實(shí)現(xiàn)嵌入式芯片的一種辦法是在晶片上的芯片陣列上制造芯片支撐結(jié)構(gòu)，此處支撐結(jié)構(gòu)的電路大于芯片單元的尺寸。這被稱為扇出型晶片層封裝(FOWLP)。雖然硅晶片的尺寸在增加，但是昂貴的材料組和制造工藝仍將直徑尺寸限制在12英寸，由此限制了晶片上可放置的FOWLP單元的數(shù)目。盡管18英寸晶片受到關(guān)注的事實(shí)，但是所要求的投資、材料組和裝備仍然未知。一次可處理的芯片支撐結(jié)構(gòu)數(shù)目的限制增加了導(dǎo)致FOWLP的單元成本，并且使其對于要求高度競爭力價(jià)格的市場例如無線通信、家用電器以及汽車市場而言過于昂貴。
[0030]由于放置在硅晶片上作為扇出或扇入電路的金屬特征結(jié)構(gòu)被限制在數(shù)個(gè)微米的厚度，F(xiàn)OWLP還表現(xiàn)出性能上的限制。這形成了電阻問題的挑戰(zhàn)。
[0031]另一可選的制造路徑涉及對晶片分區(qū)以分隔芯片并將芯片嵌入到由介電層和銅互連構(gòu)成的面板內(nèi)。該可選路徑的一個(gè)優(yōu)點(diǎn)在于面板可以非常大，且該面板具有在單一工藝中嵌入的極大量的芯片。例如，僅作為舉例而言，12英寸晶片能夠?qū)崿F(xiàn)一次性處理5mmX 5mm尺寸的2500個(gè)FOWLP芯片，本 申請人:即珠海越亞目前所使用的面板為25英寸X21英寸，能夠?qū)崿F(xiàn)一次性處理10000個(gè)芯片。由于處理此類面板的價(jià)格顯著低于晶片上處理的價(jià)格，且由于每個(gè)面板的生產(chǎn)能力比在晶片上的生產(chǎn)能力高出4倍，所以單位成本顯著下降，由此打開新的市場。
[0032]在兩種技術(shù)中，工業(yè)上采用的行間距和軌距隨時(shí)間而縮短，對于標(biāo)準(zhǔn)的面板上技術(shù)從15微米下降到10微米，對于晶片上技術(shù)從5微米下降到2微米。
[0033]嵌入式的優(yōu)點(diǎn)有很多，第一級組裝成本例如引線接合、倒裝芯片或SMD(表面安裝設(shè)備)焊接等被取消。由于在單個(gè)產(chǎn)品中芯片和基板無縫連接，電性能得到改善。封裝的芯片變得更薄，給出改進(jìn)的外形規(guī)格，并且嵌入式芯片封裝體的上表面被空出，可用于包括堆疊芯片(stacked die)和PoP (封裝上封裝)等技術(shù)的其它應(yīng)用。
[0034]在基于FOWLP和面板的兩種嵌入式芯片技術(shù)中，芯片被封裝成陣列(在晶片上或在面板上)，并且一旦制造完成，通過切割進(jìn)行分離。
[0035]本發(fā)明的實(shí)施方案解決了嵌入式芯片封裝體的制造問題。
[0036]本發(fā)明的實(shí)施方案解決了用于封裝芯片的具有芯片插座的聚合物框架的問題。


【發(fā)明內(nèi)容】

[0037]第一方面涉及提供一種芯片插座陣列，所述芯片插座陣列被框架限定，所述框架包括聚合物基質(zhì)和穿過所述聚合物基質(zhì)框架的金屬通孔的陣列。
[0038]通常，每個(gè)芯片插座被聚合物基質(zhì)框架所包圍，所述聚合物基質(zhì)框架包括穿過所述框架的銅通孔。
[0039]通常，所述框架還包括在所述聚合物基質(zhì)內(nèi)的玻璃纖維增強(qiáng)體。
[0040]在一些實(shí)施方案中，所述金屬通孔是通孔柱。
[0041]在一些實(shí)施方案中，每個(gè)通孔的寬度在25微米至500微米的范圍內(nèi)。
[0042]在一些實(shí)施方案中，穿過有機(jī)基質(zhì)框架的金屬通孔的柵格包括多個(gè)通孔層。
[0043]在一些實(shí)施方案中，包圍至少一個(gè)插座的框架包括細(xì)長通孔柱的連續(xù)線圈。
[0044]在一些實(shí)施方案中，所述細(xì)長通孔柱的連續(xù)線圈跨越多個(gè)層。
[0045]在一些實(shí)施方案中，每個(gè)通孔為圓柱形并且具有在25微米至500微米的范圍內(nèi)的直徑。
[0046]在一些實(shí)施方案中，相鄰的芯片插座具有不同的外形尺寸。
[0047]在一些實(shí)施方案中，相鄰的芯片插座具有不同的尺寸。
[0048]在一些實(shí)施方案中，相鄰的芯片插座具有不同的形狀。
[0049]第二方面涉及一種面板，包括芯片插座的陣列，每個(gè)芯片插座被聚合物基質(zhì)框架所包圍和限定，所述聚合物基質(zhì)框架包括穿過所述聚合物基質(zhì)框架的銅通孔的柵格，其中所述面板包括具有用于接納第一類型芯片的第一組外形尺寸的插座的至少一個(gè)區(qū)域，以及具有用于接納第二類型芯片的第二組外形尺寸的插座的第二區(qū)域。
[0050]任選地，至少一個(gè)通孔是非圓柱形的。
[0051]任選地，至少一個(gè)通孔是細(xì)長的。
[0052]在一些實(shí)施方案中，所述框架包括多于一個(gè)的通孔層。
[0053]在一些實(shí)施方案中，細(xì)長的通孔是線圈。
[0054]任選地,至少一個(gè)通孔是同軸通孔。
[0055]任選地，所述框架還包括在聚合物基質(zhì)內(nèi)的玻璃纖維增強(qiáng)體。
[0056]優(yōu)選地，所述框架還包括在聚合物基質(zhì)內(nèi)的織造玻璃纖維束。
[0057]在一些實(shí)施方案中，所述框架包括兩種不同插座的陣列，用于在相鄰插座中接納兩種不同的芯片。
[0058]任選地，所述不同插座具有不同的形狀。
[0059]任選地,所述不同插座具有不同的尺寸。
[0060]第四方面涉及提供一種制造被有機(jī)基質(zhì)框架包圍的芯片插座陣列的方法，包括:獲得犧牲載體；布設(shè)光刻膠層并且將所述光刻膠層圖案化為具有銅通孔柵格；在所述柵格中鍍覆銅；用聚合物電介質(zhì)層壓；對所述聚合物電介質(zhì)進(jìn)行減薄和平坦化以暴露出銅通孔的端部；移除所述載體；以及在所述聚合物電介質(zhì)中機(jī)械制造芯片插座。
[0061]通常，所述載體是銅載體，其可通過將銅溶解而被移除。
[0062]優(yōu)選地，所述方法包括在沉積銅通孔之前，在所述載體上施加蝕刻阻擋層。
[0063]在一個(gè)實(shí)施方案中，所述蝕刻阻擋層包括鎳。
[0064]任選地，在蝕刻掉銅載體的同時(shí)，利用蝕刻阻擋材料保護(hù)具有暴露的銅通孔端部的平坦化聚合物電介質(zhì)。
[0065]任選地，所述蝕刻阻擋材料是干膜光刻膠。
[0066]在一些實(shí)施方案中，在所述鎳上電鍍銅種子層。
[0067]在一些實(shí)施方案中，在沉積鎳阻擋層之前，電鍍銅種子層。
[0068]在一些實(shí)施方案中，通過沖壓出插座并保留框架來制造所述柵格。
[0069]在一些實(shí)施方案中，通過利用CNC(數(shù)控成型)機(jī)械制出插座并保留框架來制造所述柵格。
[0070]一種制造被有機(jī)基質(zhì)框架包圍的芯片插座陣列的替代方法，包括:
[0071]獲得犧牲載體；
[0072]布設(shè)光刻膠層并且將所述光刻膠層圖案化為具有銅通孔柵格和芯片插座陣列；
[0073]在所述柵格和所述陣列中鍍銅；
[0074]用聚合物電介質(zhì)層壓；
[0075]對所述聚合物電介質(zhì)進(jìn)行減薄和平坦化以暴露出銅通孔的端部和所述陣列；
[0076]遮蔽所述銅通孔的末端；
[0077]溶解所述陣列；以及
[0078]移除所述載體。
[0079]在一些實(shí)施方案中，所述通孔柱是細(xì)長的通孔柱，并且所述芯片插座包括被特征層分隔開的多個(gè)通孔柱。
[0080]任選地，多個(gè)細(xì)長的通孔柱提供包圍所述框架的至少一個(gè)芯片插座的至少一個(gè)連續(xù)線圈。
[0081]優(yōu)選地，至少一個(gè)插座被有機(jī)框架和嵌入在所述有機(jī)框架中的多層金屬結(jié)構(gòu)所包圍，所述多層金屬結(jié)構(gòu)包括多個(gè)延伸的通孔柱層，使得每一對相鄰的通孔柱層被特征層分隔開，并且所述多層金屬結(jié)構(gòu)包括連續(xù)線圈。

【專利附圖】

【附圖說明】
[0082]為了更好地理解本發(fā)明并示出本發(fā)明的實(shí)施方式，以下純粹以舉例的方式參照附圖。
[0083]具體參照附圖時(shí)，必須強(qiáng)調(diào)的是特定的圖示是示例性的并且目的僅在于說明性地討論本發(fā)明的優(yōu)選實(shí)施方案，并且基于提供被認(rèn)為是對于本發(fā)明的原理和概念方面的描述最有用和最易于理解的圖示的原因而被呈現(xiàn)。就此而言，沒有試圖將本發(fā)明的結(jié)構(gòu)細(xì)節(jié)以超出對本發(fā)明基本理解所必需的詳細(xì)程度來圖示；參照附圖的說明使本領(lǐng)域技術(shù)人員認(rèn)識(shí)到本發(fā)明的幾種形式可如何實(shí)際體現(xiàn)出來。在附圖中:
[0084]圖1是部分聚合物或復(fù)合柵格的示意圖，其中具有芯片插座，也具有圍繞插座的貫穿通孔；
[0085]圖2是用于制造具有圍繞貫穿通孔的嵌入式芯片的面板的示意圖，示出面板的一部分，例如一個(gè)方框可如何具有用于不同類型芯片的插座；
[0086]圖3是圖1的部分聚合物或復(fù)合框架的示意圖，其中在每個(gè)插座中具有芯片，該芯片被聚合物或復(fù)合材料例如模塑料固定就位，例如；
[0087]圖4是部分框架的示意性截面圖，示出在每個(gè)插座中被聚合物材料固定的嵌入式芯片，還示出貫穿通孔和在面板兩面上的焊盤；
[0088]圖5是含有嵌入式芯片的芯片的示意性截面圖；
[0089]圖6是在相鄰插座中含有一對不相似芯片的封裝體的不意截面圖；
[0090]圖7是如圖5所示的封裝體的示意性底視圖；
[0091]圖8是示出包括貫穿通孔陣列的聚合物或復(fù)合面板的加工工藝的流程圖；
[0092]圖8 (a)?8 (η)是在流程圖8的每個(gè)步驟之后得到的中間結(jié)構(gòu)的示意圖；
[0093]圖9是示出鉆填技術(shù)可如何用于形成鍍覆貫穿通孔以及沖壓制造插座的流程圖；
[0094]圖9(a)_9(e)是在流程圖9的的每個(gè)步驟之后得到的中間結(jié)構(gòu)的示意圖；以及
[0095]圖10是具有嵌入其中的三層線圈的框架的示意圖，所述三層線圈由細(xì)長通孔構(gòu)成，示出加工技術(shù)的靈活性以及該技術(shù)可如何用于制造嵌入式變壓器等。

【具體實(shí)施方式】
[0096]在以下說明中，涉及的是由在電介質(zhì)基質(zhì)中的金屬通孔構(gòu)成的支撐結(jié)構(gòu)，特別是在聚合物基質(zhì)中的銅通孔柱，如玻璃纖維增強(qiáng)的聚酰亞胺、環(huán)氧樹脂或BT (雙馬來酰亞胺/三嗪)或它們的混合物。
[0097]可以制造包括具有大量通孔柱的極大陣列基板的大面板是珠海越亞(Access)的光刻膠和圖案或面板鍍覆和層壓技術(shù)的特征，如在赫爾維茨(Hurwitz)等人的美國專利US7，682，972、US 7，669，320和US 7，635，641中所描述的，其通過引用并入本文。這樣的面板是基本平坦和基本光滑的。
[0098]利用光刻膠通過電鍍制造通孔并且該通孔可窄于通過鉆填技術(shù)形成的通孔是珠海越亞(Access)技術(shù)的另一特征。目前，最窄的鉆填通孔為約60微米。通過利用光刻膠進(jìn)行電鍍，可以獲得低于50微米，甚至小到25微米的分辨率。將IC連合至這樣的基板是非常具有挑戰(zhàn)性的。一種倒裝芯片連合途徑是提供與電介質(zhì)表面齊平的銅焊盤。這種途徑描述在本發(fā)明人的美國專利申請USSN 13/912, 652中。
[0099]將芯片附至插件的所有方法都是高成本的，引線接合和倒裝芯片技術(shù)也是高成本的并且連接斷裂會(huì)導(dǎo)致失效。
[0100]參照圖1，示出芯片插座12的陣列10被框架16限定的部分，框架16包括聚合物基質(zhì)16和穿過聚合物基質(zhì)框架16的金屬通孔14的陣列。
[0101]陣列10可以是包括芯片插座陣列的面板的一部分，每個(gè)插座被聚合物基質(zhì)框架所圍繞和限定，該聚合物基質(zhì)框架包括穿過聚合物基質(zhì)框架的銅通孔柵格。
[0102]因此，每個(gè)芯片插座12被具有穿過所述框架18的若干銅貫穿孔的聚合物框架18所圍繞，繞插座12’排列。
[0103]框架18可由作為聚合物片材應(yīng)用的聚合物或者可以由作為預(yù)成型體(pr印reg)應(yīng)用的玻璃纖維增強(qiáng)聚合物構(gòu)成。更多的細(xì)節(jié)可參照附圖8和9在下面找到，其中討論了加工方法。
[0104]參照圖2，本 申請人:即珠海越亞公司的面板20通常分成彼此被主框架分隔開的方塊21、22、23、24的2X2陣列，主框架由水平框條25、垂直框條26和外框架27組成。方塊包括圖1中的芯片插座12的陣列。假定芯片插座尺寸為5mmX 5mm并且珠海越亞的面板尺寸為21英寸X25英寸，因此該加工技術(shù)能夠?qū)崿F(xiàn)在每塊面板上封裝10000個(gè)芯片。相對而言，在12英寸晶片上(其為目前工業(yè)應(yīng)用中最大的晶片)制造芯片封裝體只能夠?qū)崿F(xiàn)一次性處理2500個(gè)芯片，所以將認(rèn)識(shí)到在大面板上制造的規(guī)模經(jīng)濟(jì)性。
[0105]然而，適合該技術(shù)的面板在尺寸上是可以有所變化的。通常，面板尺寸在約12英寸X 12英寸到約24英寸X 30英寸之間變動(dòng)。當(dāng)前應(yīng)用中的一些標(biāo)準(zhǔn)尺寸為20英寸X 16英寸、20.3英寸X 16.5英寸和24.7英寸X20.5英寸。
[0106]面板20的所有方塊不必具有相同尺寸的芯片插座12。例如，在圖2的示意圖中，右上方塊22的芯片插座28大于其它方塊21、23、24的芯片插座29。此外，不僅一個(gè)或更多的方塊22可用于不同尺寸的插座以便接納不同尺寸的芯片，而且任意尺寸的任意子陣列可用于制造任意特定的芯片封裝體，因此不但可以制造高生產(chǎn)能力、少制程的小量芯片封裝體，而且能夠?qū)崿F(xiàn)為特定消費(fèi)者同時(shí)處理不同的芯片封裝體，或者為不同消費(fèi)者制造不同的封裝體。因此，面板20可以包括具有用于接納一種類型芯片的第一組外形尺寸的插座28的至少一個(gè)區(qū)域22和具有用于接納第二種類型芯片的第二組外形尺寸的插座29的第二區(qū)域21。
[0107]如前參照圖1所述，每個(gè)芯片插座12(圖2的28、29)被聚合物框架18包圍，并在每個(gè)方塊(圖2的21、22、23、24)中設(shè)置有插座28(29)的陣列。
[0108]參照圖3，可以在每個(gè)插座12中設(shè)置芯片35，并且芯片35周圍的空間可以填充聚合物36，其可以是或不是與用于制造框架16相同的聚合物。例如，可以是模塑料。在一些實(shí)施方案中，填料聚合物36和框架16的基質(zhì)可以采用相同的聚合物，但采用不同的增強(qiáng)纖維。例如，框架可以包括增強(qiáng)纖維，而用于填充在插座中的聚合物36可以不含纖維。
[0109]通常芯片尺寸可以從約1.5mmX 1.5mm直至約3ImmX 31mm,而且插座略大以在容納期望的芯片時(shí)具有空隙。插件框架的厚度至少必須為芯片的深度，優(yōu)選厚度為10微米至100微米。通常，框架的深度為芯片厚度再+20微米。
[0110]作為芯片35被嵌入到插座12中的結(jié)果，每個(gè)單獨(dú)的芯片被具有圍繞每個(gè)芯片的邊緣排列的從中穿過的通孔14的框架38所包圍。
[0111]利用珠海越亞的通孔柱技術(shù)，進(jìn)行圖案鍍覆或面板鍍覆，接著進(jìn)行選擇性蝕刻，可以將通孔14制造成通孔柱，隨后利用聚合物膜或?yàn)榱嗽黾臃€(wěn)定性利用聚合物基質(zhì)中的織造玻璃纖維束構(gòu)成的預(yù)成型體來用介電材料層壓。在一個(gè)實(shí)施方案中，介電材料是Hitachi705G。在另一實(shí)施方案中，采用MGC832 NXA NSFLCA。在第三實(shí)施方案中，可以采用SumitomoGT-K。在另一實(shí)施方案中，采用Sumitomo LAZ-4785系列膜。在另一實(shí)施方案中，采用Sumitomo LAZ-6785 系列。替代材料包括 Taiyo HBI 和 Zaristo-125。
[0112]作為替代方案，通孔可以利用公知的鉆填技術(shù)制造。首先，制造聚合物或纖維增強(qiáng)的聚合物基質(zhì)，然后在固化后，利用機(jī)械或激光鉆孔方法進(jìn)行鉆孔。然后，鉆出的孔可以通過電鍍填充銅。
[0113]利用通孔柱而不是鉆填技術(shù)制造通孔具有許多優(yōu)點(diǎn)。在通孔柱技術(shù)中，由于所有通孔可以同時(shí)制造，而鉆填技術(shù)需要單獨(dú)鉆孔，所以通孔柱技術(shù)更快。此外，由于鉆出的通孔都是圓柱形的，而通孔柱可以具有任意形狀。實(shí)際上，所有鉆填的通孔都具有相同的直徑(在公差范圍內(nèi))，而通孔柱可以具有不同的形狀和尺寸。而且，為了增加強(qiáng)度，優(yōu)選聚合物基質(zhì)是纖維增強(qiáng)的，通常利用玻璃纖維織造束來增強(qiáng)。當(dāng)聚合物內(nèi)預(yù)成型體內(nèi)的纖維被敷設(shè)在直立的通孔柱上并固化后，通孔柱的特征是具有平滑且垂直的側(cè)面。然而，在對復(fù)合材料進(jìn)行鉆孔時(shí)，鉆填通孔通常有所傾斜；通常具有粗糙表面，引起雜散電感，導(dǎo)致噪聲。
[0114]通常，通孔14具有在40微米到500微米范圍內(nèi)的寬度。如果為圓柱形，例如鉆填所要求的以及例如在通孔柱中常見的那樣，每個(gè)通孔可具有在25微米到500微米范圍內(nèi)的直徑。
[0115]再次參照圖3，在制造具有嵌入通孔的聚合物基質(zhì)框架16后，可以通過CNC(數(shù)控成型)或沖壓來制造插座12。作為替代方案，采用面板鍍覆或圖案鍍覆，可以沉積犧牲銅塊。如果銅通孔柱14，例如，利用光刻膠進(jìn)行選擇性遮蔽，則可蝕刻掉該銅塊以形成插座12。
[0116]可以利用在每個(gè)插座12周圍的框架38中具有通孔14的插座陣列38的聚合物框架來形成單個(gè)和多個(gè)芯片封裝體，包括多個(gè)芯片封裝體和構(gòu)建多層芯片封裝體，例如封裝上封裝“PoP ”陣列。
[0117]一旦將芯片35設(shè)置在插座12中，可利用聚合物36將它們就地固定，所述聚合物是例如模塑料、干膜B階聚合物或預(yù)成型體。
[0118]參照圖4，可以在嵌有芯片35的框架40的一面或兩面上制造銅布線層42、43。通常，芯片35是倒裝芯片并且與扇出超過芯片35邊緣的焊盤連合。利用通孔14，上表面上的焊盤42允許連合另一芯片層以實(shí)現(xiàn)PoP (封裝上封裝)封裝等。實(shí)際上，應(yīng)該認(rèn)識(shí)到，上下焊盤42、43能夠?qū)崿F(xiàn)其他的通孔柱和布線特征層的構(gòu)建，以形成更復(fù)雜的結(jié)構(gòu)。
[0119]示出切割工具45。應(yīng)該認(rèn)識(shí)到，面板40中的封裝芯片35的陣列容易被切割成如圖5所示的單個(gè)芯片48。
[0120]參照圖6，在一些實(shí)施方案中，相鄰的芯片插座可以具有不同的外形尺寸，包括不同的尺寸和/或不同的形狀。例如，處理器芯片35可以設(shè)置在一個(gè)插座上并且連合設(shè)置在相鄰插座中的存儲(chǔ)器芯片55。因此，封裝體可以包括多于一個(gè)芯片，并且可以包括不同的芯片。
[0121]焊盤42、43可以通過球柵陣列BGA或觸點(diǎn)柵格陣列LGA連合至芯片。在當(dāng)前技術(shù)狀態(tài)中，通孔柱可以為約130微米長。當(dāng)芯片35、55的厚度大于約130微米時(shí)，可能有必要將一個(gè)通孔堆疊在另一個(gè)通孔頂部。堆疊通孔的技術(shù)是已知的，其在赫爾維茨(Hurwitz)等的共同待審專利申請USSN 13/482，099和USSN 13/483，185中進(jìn)行了討論。
[0122]參照圖7，從下方示出包括在聚合物框架16中的芯片55的芯片封裝體48，使得芯片55被框架16包圍并且貫穿通孔14圍繞芯片55的外周穿過框架16而提供。芯片設(shè)置在插座中并被第二聚合物36就地固定。出于穩(wěn)定性考慮，框架16通常由纖維增強(qiáng)預(yù)成型體制造。第二聚合物36可以是預(yù)成型體，也可以是聚合物膜或模塑料。通常如圖所示，貫穿通孔14是簡單圓柱形的通孔，但是可以具有不同的形狀和尺寸。芯片55上的焊球57的部分球柵陣列通過扇出構(gòu)型的焊盤43連接至貫穿通孔14。如圖所示，可以具有直接連合至芯片下方基板的附加焊球。在一些實(shí)施方案中，基于通信和數(shù)據(jù)處理的考慮，至少一個(gè)貫穿通孔是同軸的。在其它實(shí)施方案中，至少一個(gè)通孔是傳輸線。加工同軸通孔的技術(shù)在例如待審專利申請USSN 13/483，185中給出。制造傳輸線的技術(shù)在例如USSN 13/483，234中提供。
[0123]除了為芯片堆疊提供接觸之外，圍繞芯片的貫穿通孔14可以用于將芯片與其周圍隔離并且提供法拉第屏蔽。這種屏蔽通孔可以連合至焊盤，使其與芯片上的屏蔽通孔互連并為芯片提供屏蔽。
[0124]圍繞芯片可以有多于一列的通孔，并且內(nèi)側(cè)的通孔列可用于信號傳遞，而外側(cè)的通孔列可用于屏蔽。外側(cè)的通孔列可與制造在芯片上的實(shí)心銅塊連合，該銅塊可由此用作熱沉以耗散芯片產(chǎn)生的熱?？刹扇∵@種方式封裝不同的芯片。
[0125]本文所述的采用具有貫穿通孔的框架的嵌入式芯片技術(shù)尤其適合模擬處理，這是由于接觸很短并且每個(gè)芯片具有相對少量的接觸。
[0126]應(yīng)該認(rèn)識(shí)到，該技術(shù)并非僅限于封裝IC芯片。在一些實(shí)施方案中，芯片包括選自由熔斷器、電容器、電感器和濾波器構(gòu)成的組別的元件。用于加工電感器和濾波器的技術(shù)描述在赫爾維茨(Hurwitz)等的共同待審美國專利申請USSN 13/962,316中。
[0127]參照圖8以及圖8(a)_8(l)，一種制造被有機(jī)基質(zhì)框架包圍的芯片插座陣列的方法包括以下步驟:獲得犧牲載體80 - 8 (a)。
[0128]任選地，在銅載體上施加銅種子層82_8(b)。在載體上施加蝕刻阻擋層84_8(c)，該蝕刻阻擋層84通常由鎳構(gòu)成并且通常通過氣相法例如濺射進(jìn)行沉積。作為替代方案，可以通過例如電鍍或化學(xué)鍍進(jìn)行沉積。其它的候選材料包括鉭、鎢、鈦、鈦-鎢合金、錫、鉛、錫-鉛合金，所有以上材料均可濺射，并且錫和鉛還可以電鍍或化學(xué)鍍，該阻擋金屬層通常為0.1到I微米厚(每種候選的阻擋層材料可稍后利用合適的溶劑或等離子體蝕刻條件進(jìn)行移除)。在施加了阻擋層之后，施加另一銅種子層86-8(d)。銅種子層通常為約0.2微米到5微米厚。
[0129]步驟8 (b) -8 (d)是優(yōu)選的，用以確保阻擋層與基板的良好粘附以及通孔的良好粘附和生長，并且能夠?qū)崿F(xiàn)后續(xù)通過蝕刻移除基板而不損傷通孔。雖然最好的結(jié)果是包括這些步驟，但是這些步驟是任選的，可以不采用其中的一個(gè)或多個(gè)步驟。
[0130]接著施加光刻膠層88 -步驟8 (e)，圖8 (e)，并且對光刻膠層88進(jìn)行圖案化，使其具有銅通孔的圖案-8(f)。然后，在該圖案中鍍覆銅90-8 (g)，接著剝除光刻膠88-8 (h)。利用聚合物電介質(zhì)92層壓直立的銅通孔90-8 (i)，聚合物電介質(zhì)92可以是纖維增強(qiáng)的聚合物基質(zhì)預(yù)成型體。對層壓的通孔陣列進(jìn)行減薄和平坦化以暴露出銅通孔的端部-8 (j)。隨后，移除載體。
[0131]任選且優(yōu)選地，通過施加蝕刻阻擋材料94例如光刻膠或電介質(zhì)膜來保護(hù)具有暴露的銅通孔端部的平坦化聚合物電介質(zhì)-8 (k)，然后再蝕刻掉銅載體80-8(1)。通常，載體是銅載體80，其可以通過將銅溶解而被移除。氫氧化銨或氯化銅可用于溶解銅。
[0132]接著，可以蝕刻掉載體層-8 (m)，并且可以移除蝕刻保護(hù)層94-步驟8 (η)。
[0133]雖然在本文中沒有描述，但是應(yīng)該認(rèn)識(shí)到，直立的銅通孔可以通過面板鍍覆以及選擇性蝕刻移除多余的銅以留下通孔來制造。實(shí)際上，作為替代方案，可以在遮蔽通孔的同時(shí)選擇性蝕刻掉銅面板的一部分來制造插座。
[0134]雖然通孔柱技術(shù)是優(yōu)選的，但是也可以使用鉆填技術(shù)。在另一個(gè)變體方法中，參照圖9，獲得由覆銅層壓板(CCL)構(gòu)成的載體-9(a)。CCL具有10至數(shù)百微米的厚度。通常厚度是150微米。鉆取貫穿CCL的孔102 - 9 (b)?？?02可具有10至數(shù)百微米的直徑。通常，孔的直徑為150微米。
[0135]接著，對通孔進(jìn)行鍍覆以形成鍍覆通孔104 - 9(c)。
[0136]然后，對覆銅層壓板100進(jìn)行研磨或蝕刻以移除表面銅層106、108，留下具有鍍覆通孔(Pth)即銅通孔104的層壓板110 - 9(d)。
[0137]接著，利用數(shù)控成型(CNC)或沖壓，在整個(gè)層壓板上制造用于接納芯片的插座112 - 9(e)。
[0138]如前所述，利用優(yōu)選的通孔柱技術(shù)，在光刻膠中沉積的電鍍通孔可具有任意的形狀和尺寸。此外，框架可以包括被焊盤分隔開的2個(gè)以上的通孔層。參照圖10，這種靈活性能夠?qū)崿F(xiàn)銅線圈200的嵌入，銅線圈200通常包括嵌入在電介質(zhì)框架202中圍繞空腔204的通孔柱。僅作為示例，所示的線圈200具有三層延伸的通孔柱206、207、208，其可以是沉積在特征層上的通孔柱。層206、207、208通過垂直元件209、210連合在一起。垂直元件209、210可以是通孔柱或特征層或在特征層上的通孔柱。線圈200例如可以為嵌入式芯片提供法拉第屏蔽。如果在具有包括線圈的框架202的插座204中沉積鐵芯，則可以制造變壓器。因此，本發(fā)明的具有銅通孔的聚合物框架能夠?qū)崿F(xiàn)制造用于嵌入多種元件的其中具有銅通孔的全范圍框架。
[0139]實(shí)際上，銅通孔線圈200通常包括通過特征層連合在一起的細(xì)長通孔柱或通過通孔柱連接的細(xì)長特征層。一般而言，如果通孔柱層與特征層交替，則線圈必須一層一層地構(gòu)建。
[0140]本領(lǐng)域技術(shù)人員應(yīng)該認(rèn)識(shí)到本發(fā)明不限于上文中具體示出和描述的實(shí)施方案。本發(fā)明的范圍僅由所附權(quán)利要求書限定并包括本領(lǐng)域技術(shù)人員在閱讀前文后所能想到的上文所述各種技術(shù)特征的組合及子組合以及其變化和修改。
[0141]在權(quán)利要求書中，術(shù)語“包括”及其變化形式例如“包含”、“含有”等是指包括所列舉的組件，但通常并不排除其他組件。
【權(quán)利要求】
1.一種芯片插座陣列，所述芯片插座陣列被有機(jī)基質(zhì)框架所限定，所述有機(jī)基質(zhì)框架包圍穿過所述有機(jī)基質(zhì)框架的插座，所述芯片插座陣列還包括穿過所述有機(jī)基質(zhì)框架的金屬通孔柵格。
2.如權(quán)利要求1所述的芯片插座陣列，其中每個(gè)芯片插座被有機(jī)基質(zhì)框架所包圍，所述有機(jī)基質(zhì)框架包括穿過所述框架的銅通孔。
3.如權(quán)利要求1所述的芯片插座陣列，其中所述有機(jī)基質(zhì)框架還包括玻璃纖維束。
4.如權(quán)利要求1所述的芯片插座陣列，其中所述銅通孔是通孔柱。
5.如權(quán)利要求1所述的芯片插座陣列，其中每個(gè)通孔的寬度在25微米至500微米的范圍內(nèi)。
6.如權(quán)利要求1所述的芯片插座陣列，其中每個(gè)通孔是圓柱形的并且具有在25微米至500微米的范圍內(nèi)的直徑。
7.如權(quán)利要求1所述的芯片插座陣列，其中包圍至少一個(gè)插座的框架包括交替的通孔柱和特征層，并且包括至少一個(gè)通孔柱層和一個(gè)特征層。
8.如權(quán)利要求1所述的芯片插座陣列，其中穿過所述有機(jī)基質(zhì)框架的金屬通孔柵格包括多個(gè)通孔層。
9.如權(quán)利要求7所述的芯片插座陣列，其中包圍至少一個(gè)插座的框架包括交替的通孔柱和特征層的連續(xù)線圈，所述連續(xù)線圈跨越至少一個(gè)通孔柱層和一個(gè)特征層。
10.如權(quán)利要求7所述的芯片插座陣列，其中所述通孔柱包括細(xì)長的通孔柱。
11.如權(quán)利要求9所述的芯片插座陣列，其中細(xì)長通孔柱構(gòu)成的連續(xù)線圈跨越多個(gè)通孔柱層。
12.如權(quán)利要求1所述的芯片插座陣列，包括具有不同外形尺寸的相鄰芯片插座。
13.如權(quán)利要求12所述的芯片插座陣列，包括具有不同尺寸的相鄰芯片插座。
14.如權(quán)利要求12所述的芯片插座陣列，包括具有不同形狀的相鄰芯片插座。
15.一種包括芯片插座陣列的面板，每個(gè)芯片插座被有機(jī)基質(zhì)框架所包圍和限定，所述有機(jī)基質(zhì)框架包括穿過所述有機(jī)基質(zhì)框架的銅通孔柵格，其中所述面板包括具有用于接納第一類型芯片的第一組外形尺寸的插座的至少一個(gè)區(qū)域，以及具有用于接納第二類型芯片的第二組外形尺寸的插座的第二區(qū)域。
16.一種制造被有機(jī)基質(zhì)框架包圍的芯片插座陣列的方法，包括: 獲得犧牲載體； 布設(shè)光刻膠層并且將所述光刻膠層圖案化為具有銅通孔柵格； 在所述柵格中鍍覆銅； 用聚合物電介質(zhì)層壓； 對所述聚合物電介質(zhì)進(jìn)行減薄和平坦化以暴露出銅通孔的端部； 移除所述載體；以及 在所述聚合物電介質(zhì)中機(jī)械制造芯片插座。
17.如權(quán)利要求16所述的方法，其中所述載體是銅載體，其通過將銅溶解而被移除。
18.如權(quán)利要求16所述的方法，還包括在沉積所述銅通孔之前，在所述載體上施加蝕刻阻擋層。
19.如權(quán)利要求16所述的方法，其中所述蝕刻阻擋層包括鎳。
20.如權(quán)利要求16所述的方法，其中在蝕刻掉銅載體的同時(shí)，利用蝕刻阻擋材料保護(hù)具有暴露的銅通孔柱端部的平坦化聚合物電介質(zhì)。
21.如權(quán)利要求20所述的方法，其中所述蝕刻阻擋材料是光刻膠。
22.如權(quán)利要求18所述的方法，其中在所述鎳上電鍍銅種子層。
23.如權(quán)利要求18所述的方法，其中在沉積鎳阻擋層之前，電鍍銅種子層。
24.如權(quán)利要求16所述的方法，其中通過選自通過沖壓出插座并保留形成框架或通過數(shù)控成型中的一種來機(jī)械制造所述柵格。
25.一種制造被有機(jī)基質(zhì)框架包圍的芯片插座陣列的方法，包括: 獲得犧牲載體； 布設(shè)光刻膠層并且將所述光刻膠層圖案化為具有銅通孔柱柵格和芯片插座陣列； 在所述柵格中鍍覆銅； 用聚合物電介質(zhì)層壓； 對所述聚合物電介質(zhì)進(jìn)行減薄和平坦化以暴露出銅通孔的端部和所述陣列； 遮蔽所述銅通孔柱的端部； 溶解所述陣列；以及 移除所述載體。
26.如權(quán)利要求25所述的方法，其中所述通孔柱是細(xì)長的通孔柱，并且至少一個(gè)芯片插座被具有嵌入式金屬結(jié)構(gòu)的有機(jī)基質(zhì)框架所包圍，所述嵌入式金屬結(jié)構(gòu)包括至少一個(gè)細(xì)長的通孔柱和至少一個(gè)特征層。
27.如權(quán)利要求25所述的方法，其中所述細(xì)長的通孔柱和特征層包括連續(xù)線圈。
28.如權(quán)利要求25所述的方法，其中至少一個(gè)插座被有機(jī)框架和嵌入在所述有機(jī)框架中的多層金屬結(jié)構(gòu)所包圍，所述多層金屬結(jié)構(gòu)包括多個(gè)延伸的通孔柱層，使得每一對相鄰的通孔柱層被特征層分隔開，并且所述多層金屬結(jié)構(gòu)包括連續(xù)線圈。
【文檔編號】H05K3/10GK104270885SQ201410498486
【公開日】2015年1月7日 申請日期:2014年9月25日 優(yōu)先權(quán)日:2014年5月5日
【發(fā)明者】卓爾·赫爾維茨, 黃士輔 申請人:珠海越亞封裝基板技術(shù)股份有限公司