電子電路及電子設(shè)備的制作方法
【專利摘要】實(shí)施方式涉及電子電路及電子設(shè)備，該電子電路具備電源線，該電源線設(shè)有第一EBG圖案，該第一EBG圖案具有第一線狀部，該第一線狀部沿電源線的伸長(zhǎng)方向伸長(zhǎng)，一個(gè)端部以外的周圍被第一狹縫部包圍。
【專利說(shuō)明】電子電路及電子設(shè)備
[0001]本發(fā)明以2013年2月27日提出的日本專利申請(qǐng)2013-036907為基礎(chǔ)并要求其優(yōu)先權(quán)，其全部?jī)?nèi)容通過(guò)參照援引于此。
【技術(shù)領(lǐng)域】
[0002]本發(fā)明涉及電子電路及電子設(shè)備。
【背景技術(shù)】
[0003]在搭載有數(shù)字/模擬/RF混合電路的電路基板、SOC (system on chip)、模擬SOC等中，存在沿電源線傳播的噪聲引起誤動(dòng)作的問(wèn)題。為防止該誤動(dòng)作，例如提出了設(shè)置使用了微帶線路的濾波器、3維EBG (Electromagnetic Band Gap:光子帶隙)構(gòu)造。
[0004]而且，使用了微帶線路的濾波器要求將作為參照面的地線面與線路接近地設(shè)置，對(duì)濾波器配置的制約變大。此外，特別是，用于截?cái)嗟皖l的小面積的濾波圖案尚未確立。因此，電路基板等的小型化存在問(wèn)題。
[0005]此外，在3維EBG構(gòu)造的情況下，也需要避開(kāi)3維圖案而形成貫通孔等連接部。此夕卜，用于截?cái)嗟皖l的小面積的EBG構(gòu)造圖案尚未確立。因此，電路基板等的小型化也存在問(wèn)題。

【發(fā)明內(nèi)容】

[0006]本發(fā)明所要解決的課題在于，提供一種抑制了沿電源線傳輸?shù)脑肼曀鶎?dǎo)致的誤動(dòng)作的電子電路及電子設(shè)備。
[0007]實(shí)施方式的電子電路的特征在于，具備電源線，在該電源線中設(shè)有第一 EBG圖案，該第一 EBG圖案具有第一線狀部，該第一線狀部沿著電源線的伸長(zhǎng)方向伸長(zhǎng)，并且一個(gè)端部以外的周圍被第一狹縫部包圍。
[0008]根據(jù)上述構(gòu)成，提供一種抑制了沿電源線傳輸?shù)脑肼曀鶎?dǎo)致的誤動(dòng)作的電子電路。
【專利附圖】

【附圖說(shuō)明】
[0009]圖1是表示設(shè)置于第一實(shí)施方式的電源線的EBG構(gòu)造的圖案的圖。
[0010]圖2A-C是第一實(shí)施方式的EBG構(gòu)造的等價(jià)電路的說(shuō)明圖。
[0011]圖3是表示第一實(shí)施方式的截?cái)嗵匦缘膱D。
[0012]圖4是表示第一實(shí)施方式的EBG構(gòu)造的圖案與截?cái)囝l率的關(guān)系的圖。
[0013]圖5是表示第一實(shí)施方式的電源線與參照面的距離和截?cái)嗵匦缘年P(guān)系的圖。
[0014]圖6A、圖6B是表示設(shè)置于第二實(shí)施方式的電源線的EBG構(gòu)造的圖案的圖。
[0015]圖7是表示設(shè)置于第三實(shí)施方式的電源線的EBG構(gòu)造的圖案的圖。
[0016]圖8是表示第三實(shí)施方式的截?cái)嗵匦缘膱D。
[0017]圖9A、圖9B是第三實(shí)施方式的截?cái)嗵匦缘恼f(shuō)明圖。[0018]圖10A-C是表示第三實(shí)施方式的作用的圖。
[0019]圖11是第四實(shí)施方式的電子設(shè)備的框圖。
[0020]圖12是第四實(shí)施方式的電子電路的截面圖案圖。
[0021]圖13是表不第四實(shí)施方式的電源線和EBG圖案的一例的圖。
[0022]圖14是表示第四實(shí)施方式的截?cái)嗵匦缘膱D。
【具體實(shí)施方式】
[0023]在本說(shuō)明書中，“電子電路(electronic circuit)”的概念既包括構(gòu)成為半導(dǎo)體器件或半導(dǎo)體芯片的電路，也包括使用電路基板構(gòu)成的電路。
[0024]在本說(shuō)明書中，“電路基板(circuit board)”指的是，在印刷布線板上安裝了電子部件的狀態(tài)。
[0025](第一實(shí)施方式)
[0026]本實(shí)施方式的電子電路具備電源線。并且，在電源線中設(shè)有第一 EBG圖案，該第一EBG圖案具有第一線狀部，該第一線狀部沿電源線的伸長(zhǎng)方向伸長(zhǎng)，并且一個(gè)端部以外的周圍被第一狹縫部包圍。
[0027]圖1是表示設(shè)置于本實(shí)施方式的電源線的EBG構(gòu)造的圖案的圖。
[0028]電源線10向電子電路中的元件供給電壓或電流。電源線10是導(dǎo)體，例如是金屬。金屬例如是銅(Cu)、金(Au)、鋁(Al)、銀(Ag)等低電阻金屬。
[0029]在電源線10中形成有第一 EBG圖案12。第一 EBG圖案12具備第一線狀部18，該第一線狀部18的一個(gè)端部14以外的周圍被第一狹縫部16包圍，并且沿著電源線10的伸長(zhǎng)方向伸長(zhǎng)。電源線10的伸長(zhǎng)方向也是電流流動(dòng)的方向。并且，第一線狀部18在與電源線10的伸長(zhǎng)方向大致垂直的方向上配置有多條，在圖1中為4條。另外，第一線狀部18不限于4條。
[0030]通過(guò)第一EBG圖案12，截?cái)嘣陔娫淳€10中傳輸?shù)脑肼暋Ｍㄟ^(guò)設(shè)置多條第一線狀部18，能夠增大噪聲的截?cái)嗔俊?br> [0031]此外，在電源線10中設(shè)有第二狹縫部20。第二狹縫部20將第一 EBG圖案12夾在之間地設(shè)置在第一 EBG圖案12的兩側(cè)。第二狹縫部20沿著與電源線10的伸長(zhǎng)方向大致垂直的方向伸長(zhǎng)，由沿著與電源線的伸長(zhǎng)方向大致垂直的方向配置的I對(duì)狹縫20a、20b構(gòu)成。
[0032]第二狹縫部20為了對(duì)第一 EBG圖案12的截?cái)囝l帶進(jìn)行微調(diào)整而設(shè)置。I對(duì)狹縫20a、20b的狹縫寬度在第一 EBG圖案12的左右也可以不同。
[0033]圖2A-C是本實(shí)施方式的EBG構(gòu)造的等價(jià)電路的說(shuō)明圖。圖2A是EBG構(gòu)造的圖案圖，圖2B是I個(gè)單元的等價(jià)電路圖，圖2C是單元I?4整體的等價(jià)電路圖。
[0034]觀察單元1，EBG構(gòu)造的圖案具備:第一狹縫部16的外緣引起的上成分、以及第一狹縫部16的外緣與I條第一線狀部18之間的邊緣寄生電容成分。并且，如圖2B所示，成為將該邊緣寄生電感成分和邊緣寄生電容成分并聯(lián)連接的LC并聯(lián)諧振電路。進(jìn)而，如圖2C所示，在將單元I?4組合起來(lái)的情況下，是將4個(gè)LC并聯(lián)諧振電路串聯(lián)連接的電路。
[0035]通過(guò)具備上述圖案的第一 EBG圖案，能夠?qū)⑵谕念l率截?cái)?，抑制電源線10中帶有的噪聲。另外，由第一 EBG圖案構(gòu)成的電路的共振頻率成為第一 EBG圖案的截?cái)囝l率。[0036]圖3是表示本實(shí)施方式的截?cái)嗵匦缘膱D。如圖所示，得到了以3.2GHz為最大截?cái)囝l率的截?cái)嗵匦浴?br> [0037]圖4是表示本實(shí)施方式的EBG構(gòu)造的圖案和截?cái)囝l率的關(guān)系的圖。圖4表示圖案的線狀部的長(zhǎng)度(線狀部長(zhǎng))、邊緣長(zhǎng)與最大截?cái)囝l率的關(guān)系。
[0038]這里示出的線狀部長(zhǎng)是線狀部18的長(zhǎng)度，邊緣長(zhǎng)是第一狹縫16的將線狀部18包圍的外緣部的長(zhǎng)度。通過(guò)使線狀部長(zhǎng)和邊緣長(zhǎng)最佳化，能夠調(diào)整期望的截?cái)囝l率。
[0039]本實(shí)施方式的EBG構(gòu)造，通過(guò)在作為2維導(dǎo)體的電源線10中設(shè)置的狹縫來(lái)形成LC諧振電路。因此，與例如通過(guò)3維構(gòu)造來(lái)形成LC諧振電路的3維EBG構(gòu)造相比，能夠?qū)崿F(xiàn)電子電路的小型化。
[0040]圖5是表示本實(shí)施方式的電源線與參照面的距離和截?cái)嗵匦缘年P(guān)系的圖。如圖5所示，將電源線與流過(guò)返回電流的參照面之間的距離作為變量，使其在100 μ m?400 μ m之間變化。從圖5確認(rèn)到了如下情況:在全部范圍內(nèi)，無(wú)論距離如何，能夠?qū)崿F(xiàn)一 40dB的截?cái)嗔?。另外，參照面是由?dǎo)體形成的地線面。
[0041]這樣，根據(jù)本實(shí)施方式的EBG構(gòu)造，即使電源線與參照面的距離較大，也能夠有效地截?cái)嚯娫淳€的噪聲。因此，例如提高了多層電路基板等中的EBG構(gòu)造的配置位置的自由度。因此，從該觀點(diǎn)來(lái)看，也能夠?qū)崿F(xiàn)電子電路的小型化。
[0042]通過(guò)應(yīng)用本實(shí)施方式的EBG構(gòu)造，能夠?qū)崿F(xiàn)小型且抑制了電源線中傳輸?shù)脑肼曀鶎?dǎo)致的誤動(dòng)作的電子電路。
[0043](第二實(shí)施方式)
[0044]本實(shí)施方式的電子電路與第一實(shí)施方式的不同點(diǎn)在于，第一 EBG圖案和相同的第
二EBG圖案沿電源線的伸長(zhǎng)方向排列配置。因此，對(duì)于與第一實(shí)施方式重復(fù)的內(nèi)容省略說(shuō)明。
[0045]圖6A-B是表示設(shè)置于本實(shí)施方式的電源線的EBG構(gòu)造的圖。圖6A是表示EBG構(gòu)造的圖案的圖，圖6B是表示等價(jià)電路的圖。
[0046]如圖6A所示，第一實(shí)施方式中說(shuō)明的第一 EBG圖案12及相同的EBG圖案(第二 EBG圖案)沿電源線10的伸長(zhǎng)方向排列配置2個(gè)。并且，如圖6B的等價(jià)電路所示，成為4個(gè)LC并聯(lián)諧振電路串聯(lián)連接的電路進(jìn)一步被并聯(lián)連接的電路構(gòu)成。
[0047]在本實(shí)施方式中，通過(guò)將第一 EBG圖案12沿電源線10的伸長(zhǎng)方向排列2個(gè)而配置，能夠增大噪聲的截?cái)嗔?。另外，也可以將第?EBG圖案12排列3個(gè)以上。
[0048](第三實(shí)施方式)
[0049]本實(shí)施方式的電子電路與第一實(shí)施方式的不同點(diǎn)在于，在電源線中設(shè)有第三EBG圖案，該第三EBG圖案具有第二線狀部，該第二線狀部沿電源線的伸長(zhǎng)方向伸長(zhǎng)，一個(gè)端部以外的周圍被第三狹縫部包圍，長(zhǎng)度與第一線狀部不同，第一 EBG圖案和第三EBG圖案沿伸長(zhǎng)方向排列配置。因此，對(duì)于與第一實(shí)施方式重復(fù)的內(nèi)容省略說(shuō)明。
[0050]圖7是表示設(shè)置于本實(shí)施方式的電源線的EBG構(gòu)造的圖案的圖。
[0051]如圖7所示，本實(shí)施方式的電源線10具備第三EBG圖案52和第一實(shí)施方式中說(shuō)明的第一 EBG圖案12。第三EBG圖案具備第二線狀部58，該第二線狀部58沿電源線10的伸長(zhǎng)方向伸長(zhǎng)，一個(gè)端部54以外的周圍被第三狹縫部56包圍,長(zhǎng)度與第一線狀部18不同。
[0052]圖8是表示本實(shí)施方式的截?cái)嗵匦缘膱D。如圖所示，能夠得到以3.0?3.2GHz為最大截?cái)囝l率的截?cái)嗵匦浴?br> [0053]圖9A-B是本實(shí)施方式的截?cái)嗵匦缘恼f(shuō)明圖。圖9A是僅有第一 EBG圖案時(shí)的圖案(上圖)和截?cái)嗵匦?下圖)，圖9B是僅有第三EBG圖案時(shí)的圖案(上圖)和截?cái)嗵匦?下圖)。
[0054]僅有第一EBG圖案時(shí)的截?cái)嗵匦院蛢H有第三EBG圖案時(shí)的截?cái)嗵匦苑謩e表現(xiàn)出不同的截?cái)嗵匦?。圖8所示的本實(shí)施方式的截?cái)嗵匦员硎緦H有第一 EBG圖案時(shí)的截?cái)嗵匦院蛢H有第三EBG圖案時(shí)的截?cái)嗵匦辕B加之后的截?cái)嗵匦浴?br> [0055]根據(jù)本實(shí)施方式，通過(guò)將不同的EBG圖案排列，能夠?qū)崿F(xiàn)將各自的特性疊加的截?cái)嗵匦?。因此，能夠?qū)崿F(xiàn)以單一的圖案無(wú)法實(shí)現(xiàn)的截?cái)嗵匦浴?br> [0056]圖10A-C是表示本實(shí)施方式的作用的圖。圖10A-C表示第二狹縫部20的作用。圖1OA是設(shè)有第二狹縫部20的本實(shí)施方式的圖案，圖1OB是省去了第二狹縫部20的圖案，圖1OC是表示兩者的截?cái)嗵匦缘膱D。
[0057]從圖中可知，通過(guò)設(shè)置第二狹縫部20，最大截?cái)囝l率偏移為約0.4GHz低頻率側(cè)。這樣，通過(guò)第二狹縫部20，能夠?qū)財(cái)囝l率進(jìn)行調(diào)整。
[0058]在本實(shí)施方式中，例如在EBG構(gòu)造的周圍的圖案所產(chǎn)生的寄生成分可能會(huì)導(dǎo)致截?cái)囝l率的偏移的情況下，通過(guò)設(shè)置第二狹縫部20，不必對(duì)主要的第一 EBG圖案12和第三EBG圖案52進(jìn)行設(shè)計(jì)變更，就能夠與截?cái)囝l率的設(shè)計(jì)值相符。
[0059](第四實(shí)施方式)
[0060]本實(shí)施方式的電子設(shè)備具備框體和電源線，該電源線設(shè)置于框體內(nèi)，設(shè)有第一 EBG圖案，該第一 EBG圖案具有第一線狀部，該第一線狀部沿電源線的伸長(zhǎng)方向伸長(zhǎng)，一個(gè)端部以外的周圍被第一狹縫部包圍。本實(shí)施方式的電子設(shè)備在框體內(nèi)配設(shè)具備上述第一至第三實(shí)施方式的電源線的電子電路。以下，對(duì)于與第一至第三實(shí)施方式重復(fù)的內(nèi)容省略說(shuō)明。
[0061]圖11是本實(shí)施方式的電子設(shè)備的框圖。本實(shí)施方式的電子電路例如是無(wú)線中繼器。
[0062]本實(shí)施方式的電子設(shè)備在金屬或樹脂等的框體60中設(shè)有例如無(wú)線收發(fā)用的電路基板62。此外，在框體60外設(shè)有無(wú)線收發(fā)用的天線64、向電路基板62供電的電源66。
[0063]圖12是本實(shí)施方式的電子電路的圖案截面圖。該電子電路是多層基板。
[0064]本實(shí)施方式的電子電路由多個(gè)絕緣層和多個(gè)導(dǎo)體層的層疊構(gòu)造形成，電源線形成于夾在2個(gè)絕緣層之間的導(dǎo)體層。還具備:電源輸入部，設(shè)置于最上層的導(dǎo)體層；半導(dǎo)體芯片，安裝于最上層的導(dǎo)體層；第一連接導(dǎo)體，將電源輸入部與電源線的一端電連接；以及第二連接導(dǎo)體，將半導(dǎo)體芯片與電源線的另一端電連接，在電源線的一端與該另一端之間形成有第一 EBG圖案。
[0065]如圖12所示，電子電路由多個(gè)絕緣層34a?34f和多個(gè)導(dǎo)體層32a?32g的層疊構(gòu)造形成。絕緣層34a?34f例如由樹脂形成。此外，導(dǎo)體層32a?32g設(shè)有作為布線和參照面使用的金屬圖案。
[0066]例如，在最下層的導(dǎo)體層32a和最上層的導(dǎo)體層32g形成有信號(hào)線的圖案。此外，例如導(dǎo)體層32b、32f形成有也作為參照面的地線面，此外，例如導(dǎo)體層32c、32d、32e形成有電源線的圖案。
[0067]在形成于導(dǎo)體層32e的電源線10中，例如圖1所示的EBG構(gòu)造設(shè)置于電源線。導(dǎo)體層32e夾在絕緣層34d和絕緣層34e之間。[0068]在最上層的導(dǎo)體層32g設(shè)有電源輸入部36。此外，在最上層的導(dǎo)體層32g安裝有半導(dǎo)體芯片38。
[0069]此外，設(shè)有將電源輸入部36與電源線10的一端電連接的第一連接導(dǎo)體40。并且，設(shè)有將半導(dǎo)體芯片38與電源線10的另一端電連接的第二連接導(dǎo)體42，其中，在電源線10的上述一端與上述另一端之間形成有第一EBG圖案。此外，設(shè)有將作為地線面的導(dǎo)電層32f和半導(dǎo)體芯片38連接的第三連接導(dǎo)體44。第一、第二及第三連接導(dǎo)體例如是貫通孔。
[0070]從電源輸入部36經(jīng)由第一連接導(dǎo)體40向電源線10的一端施加例如5?50V的電源電壓。向電源線10施加的電源電壓經(jīng)由設(shè)于電源線10的EBG構(gòu)造、電源線10的另一端、第二連接導(dǎo)體42，被施加到半導(dǎo)體芯片上。
[0071]圖13是表示本實(shí)施方式的電源線和EBG圖案的一例的圖。例如，在圖12的導(dǎo)體層32e形成有圖13所示的電源線10。
[0072]電源線10在一端具有第一連接導(dǎo)體40的接觸部40a，隔著EBG構(gòu)造在另一端設(shè)有第二連接導(dǎo)體42的接觸部42a。從電源輸入部36經(jīng)由第一連接導(dǎo)體40、接觸部40a向電源線10施加例如50V的電源電力。
[0073]圖14是表示本實(shí)施方式的截?cái)嗵匦缘膱D。使用圖13所述的電源線10的圖案。通過(guò)EBG圖案的有無(wú)來(lái)比較截?cái)嗵匦浴?br> [0074]在沒(méi)有EBG圖案的情況下(圖14中虛線)，在噪聲頻率3.05GHz、3.65GHz下截?cái)嗔繛橐?20dB、一 25dB，在該截?cái)嗔肯驴赡軙?huì)傳輸噪聲。與此相對(duì)，在本實(shí)施方式的有EBG圖案的情況下(圖14中實(shí)線)，在噪聲頻率3.05GHz下截?cái)嗔繛橐?38.29dB，在噪聲頻率3.65GHz下截?cái)嗔繛橐?42.6dB，抑制了噪聲的傳輸。
[0075]根據(jù)本實(shí)施方式，能夠?qū)崿F(xiàn)小型且抑制了電源線中傳輸?shù)脑肼晫?dǎo)致的誤動(dòng)作的電子電路。因此，通過(guò)搭載該電子電路，能夠?qū)崿F(xiàn)小型且抑制了電源線中傳輸?shù)脑肼晫?dǎo)致的誤動(dòng)作的電子設(shè)備。
[0076]上述實(shí)施方式只是示例，不意圖限定發(fā)明的范圍。上面說(shuō)明的電子電路及電子設(shè)備能夠通過(guò)各種方式來(lái)實(shí)施，在不脫離發(fā)明主旨的范圍內(nèi)，能夠?qū)Ρ景l(fā)明的裝置或方法進(jìn)行各種省略、置換或變更。所附帶的權(quán)利要求書及其等同范圍覆蓋這些變形或修改，也包含在本發(fā)明的主旨中。
【權(quán)利要求】
1.一種電子電路，其特征在于， 具備電源線，該電源線設(shè)有第一 EBG圖案，該第一 EBG圖案具有多個(gè)第一線狀部，每個(gè)第一線狀部沿電源線的伸長(zhǎng)方向伸長(zhǎng)，一個(gè)端部以外的周圍被第一狹縫部包圍。
2.如權(quán)利要求1所述的電子電路，其特征在于， 所述第一線狀部沿著與所述伸長(zhǎng)方向大致垂直的方向排列配置。
3.如權(quán)利要求1所述的電子電路，其特征在于， 所述電源線具有第二狹縫部，該第二狹縫部將所述第一 EBG圖案夾在之間地設(shè)置于兩偵牝沿著與所述電源線的伸長(zhǎng)方向大致垂直的方向伸長(zhǎng)，由沿著與所述電源線的伸長(zhǎng)方向大致垂直的方向配置的I對(duì)狹縫構(gòu)成。
4.如權(quán)利要求1所述的電子電路，其特征在于， 所述第一 EBG圖案和相同的第三EBG圖案沿著所述伸長(zhǎng)方向排列配置。
5.如權(quán)利要求1所述的電子電路，其特征在于， 在所述電源線中設(shè)有第三EBG圖案，該第三EBG圖案具有第二線狀部，該第二線狀部沿電源線的伸長(zhǎng)方向伸長(zhǎng)，一個(gè)端部以外的周圍被第三狹縫部包圍，長(zhǎng)度與所述第一線狀部不同，所述第一 EBG圖案和所述第三EBG圖案沿著所述伸長(zhǎng)方向排列配置。
6.如權(quán)利要求1所述的電子電路，其特征在于， 還具備地線面，該地線面與所述電源線分離，由導(dǎo)體形成。
7.如權(quán)利要求1所述的電子電路，其特征在于， 該電子電路由多個(gè)絕緣層和多個(gè)導(dǎo)體層的層疊構(gòu)造形成，所述電源線形成于夾在2個(gè)所述絕緣層之間的所述導(dǎo)體層。
8.如權(quán)利要求7所述的電子電路，其特征在于，具備: 電源輸入部，設(shè)置于最上層的所述導(dǎo)體層； 半導(dǎo)體芯片，安裝于最上層的所述導(dǎo)體層； 第一連接導(dǎo)體，將所述電源輸入部與所述電源線的一端電連接；以及 第二連接導(dǎo)體，將所述半導(dǎo)體芯片與所述電源線的另一端電連接，在所述電源線的所述一端與所述另一端之間形成有所述第一 EBG圖案。
9.一種電子設(shè)備,其特征在于， 具備框體和電子電路，該電子電路設(shè)置于所述框體內(nèi)并具備電源線，該電源線設(shè)有第一EBG圖案，該第一 EBG圖案具有第一線狀部，該第一線狀部沿電源線的伸長(zhǎng)方向伸長(zhǎng)，一個(gè)端部以外的周圍被第一狹縫部包圍。
10.如權(quán)利要求9所述的電子設(shè)備，其特征在于， 所述第一線狀部沿著與所述伸長(zhǎng)方向大致垂直的方向配置有多個(gè)。
11.如權(quán)利要求9所述的電子設(shè)備，其特征在于， 所述電源線具有第二狹縫部，該第二狹縫部將所述第一 EBG圖案夾在之間地設(shè)置于兩偵牝沿著與所述電源線的伸長(zhǎng)方向大致垂直的方向伸長(zhǎng)，由沿著與所述電源線的伸長(zhǎng)方向大致垂直的方向配置的I對(duì)狹縫構(gòu)成。
12.如權(quán)利要求9所述的電子設(shè)備，其特征在于， 所述第一 EBG圖案和相同的EBG圖案沿著所述伸長(zhǎng)方向排列配置。
13.如權(quán)利要求9所述的電子設(shè)備，其特征在于，在所述電源線中設(shè)有第三EBG圖案，該第三EBG圖案具有第二線狀部，該第二線狀部沿電源線的伸長(zhǎng)方向伸長(zhǎng)，一個(gè)端部以外的周圍被第三狹縫部包圍，長(zhǎng)度與所述第一線狀部不同，所述第一 EBG圖案和所述第三EBG圖案沿著所述伸長(zhǎng)方向排列配置。
14.如權(quán)利要求9所述的電子設(shè)備，其特征在于， 還具備地線面，該地線面與所述電源線分離，由導(dǎo)體形成。
15.如權(quán)利要求9所述的電子設(shè)備，其特征在于， 所述電子電路由多個(gè)絕緣層和多個(gè)導(dǎo)體層的層疊構(gòu)造形成，所述電源線形成于夾在2個(gè)所述絕緣層之間的所述導(dǎo)體層。
16.如權(quán)利要求15所述的電子設(shè)備，其特征在于，具備: 電源輸入部，設(shè)置于最上層的所述導(dǎo)體層； 半導(dǎo)體芯片，安裝于最上層的所述導(dǎo)體層； 第一連接導(dǎo)體，將 所述電源輸入部與所述電源線的一端電連接；以及第二連接導(dǎo)體，將所述半導(dǎo)體芯片與所述電源線的另一端電連接，在所述電源線的所述一端與所述另一端之間形成有所述第一 EBG圖案。
【文檔編號(hào)】H05K1/02GK104010433SQ201410067244
【公開(kāi)日】2014年8月27日 申請(qǐng)日期:2014年2月26日 優(yōu)先權(quán)日:2013年2月27日
【發(fā)明者】佐佐木忠寬, 山田浩 申請(qǐng)人:株式會(huì)社東芝