專利名稱：一種電磁感應(yīng)加熱控制器專用soc芯片的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及電磁感應(yīng)加熱控制器，特別是一種電磁感應(yīng)加熱控制器專用 SOC (System On Chip)芯片。
背景技術(shù)：
由于電磁感應(yīng)加熱anduction heating)效率高，能耗低，技術(shù)成熟，當(dāng)前采用電 磁感應(yīng)力口熱烹調(diào)(Induction heating type cooking apparatus)應(yīng)用曰益增多，例如電磁 灶、IH電飯煲以及變頻微波爐等。另外在金屬表面熱處理、注塑機加熱等工業(yè)方面也廣泛 地在采用電磁感應(yīng)加熱。電磁感應(yīng)加熱控制器涉及功率控制、溫度檢測、浪涌檢測、反沖高壓檢測等電路以 及相應(yīng)的保護(hù)電路，傳統(tǒng)方法是利用通用微處理器來設(shè)計，設(shè)計周期長、成本高，同時，電路 復(fù)雜，導(dǎo)致生產(chǎn)及維修成本高，穩(wěn)定性較差。
發(fā)明內(nèi)容本實用新型的目的是提供一種電磁感應(yīng)加熱控制器專用SOC芯片，以簡化電磁感 應(yīng)加熱控制器的電路，降低電磁感應(yīng)加熱控制器的設(shè)計成本和生產(chǎn)成本，方便產(chǎn)品維修，以 及提高產(chǎn)品的性能。本實用新型采用的技術(shù)方案如下一種電磁感應(yīng)加熱控制器專用SOC芯片，其內(nèi)集成有CPU，第一 第四比較器，運 算放大器，以及掛接在CPU總線的ADC和通信接口 ；同時，所述SOC芯片內(nèi)還集成有狀態(tài)寄 存器、計數(shù)器、一個或非門、一個與門、一個OC門、一個多路開關(guān)、可編程脈沖發(fā)生器和一個 鎖存器，狀態(tài)寄存器、可編程脈沖發(fā)生器和計數(shù)器掛接在CPU總線上；所述SOC芯片具有驅(qū)動輸出端，它與所述OC門的漏極連接，OC門的源極接地、控制極接所述與門的 輸出端，與門的三個輸入端分別接所述鎖存器、可編程脈沖發(fā)生器和CPU的輸出端；溫度采樣輸入端和電壓采樣輸入端，它們通過所述多路開關(guān)與所述ADC的輸入端 連接；電流采樣輸入端，依次接所述運算放大器和多路開關(guān)到所述ADC的輸入端；以及同步信號檢測端、負(fù)載反沖高壓檢測端、浪涌電壓檢測端和浪涌電流檢測端，它們 分別與所述第一 第四比較器連接，其中，第一和第二比較器的輸出端分別接可編程脈沖 發(fā)生器的啟動端和脈寬調(diào)節(jié)端，第一和第二比較器的輸出端還與所述計數(shù)器連接，第三和 第四比較器的輸出端通過所述或非門接所述鎖存器的觸發(fā)端，第一 第四比較器和鎖存器 的輸出端另接至所述狀態(tài)寄存器，鎖存器的復(fù)位端接CPU。所述可編程脈沖發(fā)生器優(yōu)選設(shè)計為包括脈沖寬度寄存器，用于存儲用戶設(shè)定的輸出脈沖寬度；脈沖逼近預(yù)存器，用于存儲用戶設(shè)定的逼近速度；脈寬減小預(yù)存器，用于存儲用戶設(shè)定的減小速度；和[0015]脈沖寬度緩存器，其內(nèi)的數(shù)值會按照脈沖逼近預(yù)存器中的逼近速度向脈沖寬度寄 存器內(nèi)的數(shù)值逼近直至相等，并且，其內(nèi)的數(shù)值在所述脈寬調(diào)節(jié)端有控制信號期間，會按照 脈寬減小預(yù)存器中的減小速度逐漸減小；當(dāng)所述啟動端有觸發(fā)信號時，可編程脈沖發(fā)生器根據(jù)所述脈沖寬度緩存器內(nèi)的數(shù) 值輸出一定寬度的單脈沖。進(jìn)一步，還可以在SOC芯片內(nèi)集成一個20 60KHz信號發(fā)生器和第一雙路開關(guān)， 所述20 60KHz信號發(fā)生器和第一比較器的輸出端通過所述第一雙路開關(guān)接可編程脈沖 發(fā)生器的啟動端。進(jìn)一步，還可以在SOC芯片內(nèi)集成一個具有可拆分和自填功能的標(biāo)準(zhǔn)定時器，所 述定時器與CPU連接。進(jìn)一步，還可以在SOC芯片內(nèi)還集成有帶獨立振蕩器的看門狗電路，所述看門狗 電路與CPU連接，并采用獨立振蕩器。進(jìn)一步，還可以在SOC芯片內(nèi)集成電源電路，所述電源電路與SOC芯片的電源輸入 端和地端連接，向SOC芯片內(nèi)的電路提供VDD和1/2VDD兩種工作電壓。本專用SOC芯片可用于各種采用電磁感應(yīng)加熱的產(chǎn)品。采用本專用SOC芯片后， 可以大大簡化電磁感應(yīng)加熱控制器的設(shè)計，降低電磁感應(yīng)加熱控制器的成本，同時還可以 大大提高電磁感應(yīng)加熱控制器的品質(zhì)和制造效率。

圖1為典型實施例電磁感應(yīng)加熱控制器專用SOC芯片的邏輯方框圖；圖2為其可編程脈沖發(fā)生器的邏輯框圖。
具體實施方式
本發(fā)明創(chuàng)造的發(fā)明人利用多年研究電磁感應(yīng)加熱技術(shù)的經(jīng)驗，設(shè)計了電磁感應(yīng)加 熱控制器專用的SOC芯片。為使本領(lǐng)域技術(shù)人員更清楚地了解本實用新型，
以下結(jié)合附圖 和實施例對本實用新型做進(jìn)一步說明，這些說明不用于限制本實用新型的保護(hù)范圍。參照圖1，本電磁感應(yīng)加熱控制器專用SOC芯片內(nèi)集成有CPU 1，ADC(模數(shù)轉(zhuǎn)換 器)2，多路開關(guān) 3，看門狗電路(WDT) 4, FLASH-ROM 5，EEROM 6，SRAM 7，定時器(TIM) 8，通 信接口 9，OC門10，與門11，可編程脈沖發(fā)生器(PPG) 12，20 60KHz信號發(fā)生器13，第一 雙路開關(guān)14，運算放大器15，第二雙路開關(guān)16，計數(shù)器17，狀態(tài)寄存器18，或非門19，鎖存 器20，第一比較器21，第二比較器22，第三比較器23，第四比較器24，電源電路25。ADC 2、 通信接口 9、可編程脈沖發(fā)生器12、計數(shù)器17、以及狀態(tài)寄存器18均掛接在CPU總線。所述SOC芯片具有驅(qū)動輸出端，它與所述OC門10的漏極連接，OC門10的源極接地、控制極接所述與 門11的輸出端，與門11的三個輸入端分別接所述鎖存器20、可編程脈沖發(fā)生器12和CPUl 的輸出端；溫度采樣輸入端和電壓采樣輸入端，它們通過所述多路開關(guān)3與所述ADC 2的輸 入端連接；電流采樣輸入端，依次接所述運算放大器15和多路開關(guān)3到所述ADC 2的輸入端；同步信號檢測端、負(fù)載反沖高壓檢測端、浪涌電壓檢測端和浪涌電流檢測端，它們 分別與第一比較器21、第二比較器22、第三比較器23和第四比較器M的輸入端連接，其 中，第一比較器21的輸出端接可編程脈沖發(fā)生器12的啟動端，第二比較器22的輸出端接 可編程脈沖發(fā)生器12的脈寬調(diào)節(jié)端，第一比較器21和第二比較器22的輸出端還通過第二 雙路開關(guān)16與所述計數(shù)器17連接，第三比較器23和第四比較器M的輸出端通過所述或 非門19接所述鎖存器20的觸發(fā)端，第一 第四比較器21 M和鎖存器20的輸出端另接 至所述狀態(tài)寄存器18，鎖存器20的復(fù)位端接CPUl。參照圖2，可編程脈沖發(fā)生器12的工作時鐘接系統(tǒng)時鐘，該可編程脈沖發(fā)生器12 包括脈沖寬度寄存器121，用于存儲用戶設(shè)定的輸出脈沖寬度；脈沖逼近預(yù)存器122，用于存儲用戶設(shè)定的逼近速度；脈寬減小預(yù)存器123，用于存儲用戶設(shè)定的減小速度；和脈沖寬度緩存器124，該脈沖寬度緩存器IM實際控制可編程脈沖發(fā)生器12輸出 的脈沖寬度，當(dāng)可編程脈沖發(fā)生器12的所述啟動端有觸發(fā)信號時，可編程脈沖發(fā)生器12根 據(jù)所述脈沖寬度緩存器124內(nèi)的數(shù)值輸出一定寬度的單脈沖，當(dāng)單個脈沖輸出完成后，可 編程脈沖發(fā)生器12輸出將保持低電平狀態(tài)，直到其啟動端再次有觸發(fā)信號。一般情況下， 脈沖寬度緩存器124內(nèi)的數(shù)值等于脈沖寬度寄存器121內(nèi)的設(shè)定值，但用戶通過CPUl寫入 脈沖寬度寄存器121的數(shù)值不是立刻更新到脈沖寬度緩存器124，而是逐漸地接近，更具體 地說，脈沖寬度緩存器124內(nèi)的數(shù)值會按照脈沖逼近預(yù)存器122中的逼近速度向脈沖寬度 寄存器121內(nèi)的數(shù)值逼近直至相等。另一方面，脈沖寬度緩存器124內(nèi)的數(shù)值在所述脈寬 調(diào)節(jié)端有控制信號期間，會按照脈寬減小預(yù)存器123中的減小速度逐漸減小，更具體地說， 第二比較器22輸出高電平期間，脈沖寬度緩存器124內(nèi)的數(shù)值會按照脈寬減小預(yù)存器123 中的減小速度逐漸減小。20 60KHz信號發(fā)生器13和第一比較器21的輸出端通過第一雙路開關(guān)14接可 編程脈沖發(fā)生器12的啟動端，向可編程脈沖發(fā)生器12的啟動端提供觸發(fā)信號，通過改變 第一雙路開關(guān)14的狀態(tài)，可以切換可編程脈沖發(fā)生器12啟動端觸發(fā)信號的提供源。20 60KHz頻率發(fā)生器13可以采用分頻器實現(xiàn)，將系統(tǒng)時鐘分頻后得到20 60KHz信號。ADC2采用一個10-bit 4-channel的模數(shù)轉(zhuǎn)換器，它和多路開關(guān)3配合將采樣的電 壓、電流、溫度等模擬信號轉(zhuǎn)換為數(shù)字信號。ADC2的參考電壓有兩種選擇(內(nèi)部可選)，分 別為 VDD 禾Π 1/2VDD0看門狗電路4選用16位的Watch-Dog-Timer，帶有獨立振蕩器，看門狗電路4與 CPUl連接，其工作中計數(shù)值可被CPUl讀取。FLASH-ROM 5,SRAM 7和EEROM 6可以是獨立于CPUl的器件，也可以為CPUl內(nèi)置 器件。定時器8是一個具有可拆分和自填功能的16位標(biāo)準(zhǔn)定時器，定時器8與CPUl連接。通信接口 9采用主從方式可選的標(biāo)準(zhǔn)IIC通信接口，速率400Kbps、100Kbps、 IOKbps可選，可由CPUl設(shè)置成主機或從機方式，用于與人機界面控制電路連接，同時FLASH-ROM 5的燒錄(Flash-Programming)和EER0M6的數(shù)據(jù)傳輸也可采用此通信接口 9進(jìn)行。計數(shù)器17是一個16位計數(shù)器，計數(shù)器17通過第二雙路開關(guān)16，可由CPUl控制， 分別對第一比較器21和第二比較器22輸出電平變化進(jìn)行計數(shù)，同時CPUl可以對計數(shù)器17 進(jìn)行讀取和清零操作。第二比較器22和第三比較器23的參考電壓為1/2VDD，接于其反相端，第四比較器 24的參考電壓為0V，接于其同相端，運算放大器15的同相端接地。電源電路25與SOC芯片的電源輸入端和地端連接，向SOC芯片內(nèi)的電路提供VDD 和1/2VDD兩種工作電壓。本實施例中，SOC芯片設(shè)計為16引腳芯片，引腳定義如下引腳①浪涌電壓檢測端；引腳②連接在內(nèi)部CPU的通用I/O ；引腳③驅(qū)動輸出端；引腳④ ⑤ 通信接口端，I/O;引腳⑥地端；引腳⑦ ⑨ 電壓采樣輸入端和溫度采樣輸下面進(jìn)一步對其功能和原理進(jìn)行說明可編程脈沖發(fā)生器12每次向外輸出脈沖需要有啟動脈沖的觸發(fā)，該啟動脈沖可 以來源于第一比較器21或20 60KHz頻率發(fā)生器13，具體可以在燒錄時設(shè)定?？删幊堂} 沖發(fā)生器12輸出脈沖的寬度可以由CPUl預(yù)置，如果當(dāng)前輸出脈沖的寬度小于CPUl預(yù)置的 寬度，則通過逐步增加脈沖寬度向預(yù)置的寬度靠攏，同時輸出脈沖的寬度可以被第二比較 器22檢測到的反沖高壓信號控制而逐步減小，逐步增加的速率和逐步減少的速率可以被 CPUl的設(shè)置所控制。可編程脈沖發(fā)生器12實際輸出脈沖的寬度能夠被CPUl讀取?？删幊堂}沖發(fā)生器12輸出的脈沖通過與門11輸出到OC門10進(jìn)而通過引腳③輸 出，用以驅(qū)動外圍大功率電路向負(fù)載輸出能量。OC門10的輸出邏輯是可編程脈沖發(fā)生器 12輸出高電平時OC門10導(dǎo)通，引腳③輸出低電平；反之則OC門10關(guān)斷，引腳③輸出為高 阻態(tài)。CPUl和鎖存器20都可以通過與門11切斷可編程脈沖發(fā)生器12輸給OC門10的高 電平，使引腳③輸出呈高阻態(tài)。引腳◎ 通過外圍電阻網(wǎng)絡(luò)分別接在電感負(fù)載的兩端，當(dāng)電感負(fù)載中的能量變 化發(fā)生極性轉(zhuǎn)變時，第一比較器21輸出將出現(xiàn)電平變化信號，該信號輸出分為三路一路 到可編程脈沖發(fā)生器12的啟動端，在CPUl許可的情況下，觸發(fā)可編程脈沖發(fā)生器12輸出 一個脈沖；第二路到計數(shù)器17，第一比較器21輸出每發(fā)生一次高低電平變化，則計數(shù)器17 進(jìn)行一次加一計數(shù)，CPUl可以定時訪問該計數(shù)器17，用以統(tǒng)計可編程脈沖發(fā)生器12的工作 頻率；第三路到狀態(tài)寄存器18，供CPUl檢測第一比較器21當(dāng)前的狀態(tài)。引腳 通過外圍的電阻網(wǎng)絡(luò)接電感負(fù)載的能量驅(qū)動端，對電感負(fù)載上產(chǎn)生的反向 高壓進(jìn)行檢測比較，當(dāng)反向高壓超過預(yù)定值時，第二比較器22輸出一個從低往高的電平變 化信號，該信號輸出分三路一路到可編程脈沖發(fā)生器12的脈寬調(diào)節(jié)端，對可編程脈沖發(fā) 生器12原先被CPUl預(yù)先設(shè)定的脈沖寬度進(jìn)行減小處理，其脈沖寬度每次的減小數(shù)值，受
入端；引腳⑩電源輸入端；引腳 運放輸出端；引腳<0負(fù)載反沖高壓檢測端；
引腳 浪涌電流檢測端；
引腳 電流采樣輸入端；
引腳◎ 同步信號檢測端。
7CPUl預(yù)先設(shè)置的速率控制；第二路到計數(shù)器17，第二比較器22輸出每發(fā)生一次高低電平變 化，則計數(shù)器17進(jìn)行一次加一計數(shù)，CPUl可以定時訪問該計數(shù)器17，用以了解反向高壓過 限的頻度；第三路到狀態(tài)寄存器18，供CPUl檢測第二比較器22當(dāng)前的狀態(tài)。引腳 通過外圍電阻網(wǎng)絡(luò)接到工作電流檢測傳感器上，在電流瞬時過限(浪涌電 流)時，第四比較器對輸出一個從低往高的電平變化信號，該信號輸出分兩路一路通過或 非門19觸發(fā)鎖存器20翻轉(zhuǎn)；另一路到狀態(tài)寄存器18供CPUl檢測第四比較器對當(dāng)前的狀 態(tài)。引腳①接到工作電壓檢測傳感器上，在電壓瞬時過限(浪涌電壓)時，第三比較器 23輸出一個從低往高的電平變化信號，該信號輸出分兩路一路通過或非門19觸發(fā)鎖存器 20翻轉(zhuǎn)；另一路到狀態(tài)寄存器18供CPUl檢測第三比較器23當(dāng)前的狀態(tài)。鎖存器20被觸發(fā)翻轉(zhuǎn)后自我鎖定，并輸出兩路信號一路低電平信號通過與門11 對可編程脈沖發(fā)生器12的輸出進(jìn)行截斷，使OC門10關(guān)斷，引腳③輸出為高阻態(tài)；一路高電 平信號到狀態(tài)寄存器18供CPUl檢測鎖存器20當(dāng)前的狀態(tài)。鎖存器20被觸發(fā)翻轉(zhuǎn)后的自 我鎖定需CPUl控制才能解鎖復(fù)位，CPUl會循環(huán)檢測狀態(tài)寄存器18的狀態(tài)，在檢測到鎖存 器20被觸發(fā)翻轉(zhuǎn)后自我鎖定的信號后，可以通過對電流、電壓的狀態(tài)進(jìn)行判斷再決定是否 對鎖存器20進(jìn)行復(fù)位。運算放大器15通過引腳 接電流傳感器，對工作電流信號進(jìn)行放大以后，通過多 路開關(guān)3提供給模數(shù)轉(zhuǎn)換器2，引腳 與引腳◎可以外接輸入和反饋電阻用以控制運算放大 器15的放大倍數(shù)。CPUl通過模數(shù)轉(zhuǎn)換器2和多路開關(guān)3的選擇，對模擬信號進(jìn)行數(shù)字轉(zhuǎn)換和檢測。 本SOC中一個ADC2通過多路開關(guān)3分為四路，分別對電流、電壓、溫度等模擬信號進(jìn)行模數(shù) 轉(zhuǎn)換，其中電流信號經(jīng)過運算放大器15放大后，在內(nèi)部直接連接多路開關(guān)3。引腳⑦、⑧、⑨ 分別將電壓、溫度信號引入多路開關(guān)3的其他三路，進(jìn)行模數(shù)轉(zhuǎn)換，進(jìn)而提供給CPUl處理。引腳②為一個通用的輸出、輸入(GPIO)端口 ；引腳⑥、⑩為公共地和電源引腳，引 腳⑩給芯片提供穩(wěn)定工作電源，同時也可給內(nèi)部的ADC2提供參考電壓。為了更加通用，引腳⑨除了作為ADC的一個輸入端口外，它的另一個功能是通用 的輸出、輸入(GPIO)端口，可以被程序在運行中靈活選擇；GPIO端(即引腳②)、ADC復(fù)用引腳⑨、驅(qū)動輸出端(即引腳③)、通信接口的SCL 和SDA(S卩引腳④、⑤)的初始態(tài)均為高阻態(tài)，即開路。本SOC芯片內(nèi)置高精度振蕩器、低電壓復(fù)位、基準(zhǔn)電壓及其相關(guān)邏輯控制電路等， 具有TIMER、ADC、IIC三個中斷源。高精度振蕩器包括用于產(chǎn)生系統(tǒng)時鐘的8MHz振蕩器和 用于WDT的32KHz振蕩器。低電壓復(fù)位具有2級可選復(fù)位電壓，分別是4. 2V、3. 8V ；缺省為 3. 8V。一個優(yōu)選的實施例SOC芯片，采用16PIN SOP封裝，其CPUl采用快速的IT (單時 鐘周期指令)的8位微處理器，F(xiàn)lash-R0M5容量為8KB，SRAM7的容量彡128B,EER0M6的容 量為 256B，F(xiàn)lash-R0M5 的燒寫采用 2 線 Flash-Programming hterface，與 IIC 通信口 9 共 用。同時，該實施例SOC芯片具有省電模式(ST0P-M0DE，也稱P0WERD0WN MODE)，可以進(jìn)到 ST0P-M0DE，可由 IIC 中斷喚醒 STOP-MODE。以上結(jié)合實施例對本實用新型做了詳細(xì)的說明，這些說明不應(yīng)理解為對本實用新型保護(hù)范圍的限制。根據(jù)本申請文件的說明，本領(lǐng)域技術(shù)人員還可以對本申請做一些等同 變換或修改，例如可以省略第二雙路開關(guān)16，而用兩個計數(shù)器分別接在第一比較器21和 第二比較器22的輸出端；也可以采用內(nèi)含F(xiàn)LASH-ROM、和/或EER0M、和/或SRAM、和/或定 時器的CPU，而省略掉圖1中的FLASH-R0M5、和/或EER0M6、和/或SRAM7、和/或定時器8 ； 比較器的參考電壓也可以不為1/2VDD，并且可以增加芯片引腳用外部電路給片內(nèi)的比較器 提供參考電壓，等等。本實用新型的保護(hù)范圍應(yīng)以所附權(quán)利要求書為準(zhǔn)。
權(quán)利要求1.一種電磁感應(yīng)加熱控制器專用SOC芯片，其內(nèi)集成有CPU(l)，第一 第四比較器 (21 24)，運算放大器(15)，以及掛接在CPU總線的ADC (2)和通信接口 (9)，其特征在于所述SOC芯片內(nèi)還集成有狀態(tài)寄存器(18)、計數(shù)器(17)、一個或非門(19)、一個與門(11)、一個OC門(10)、一個多路開關(guān)(3)、可編程脈沖發(fā)生器(12)和一個鎖存器(20)，狀態(tài) 寄存器(18)、可編程脈沖發(fā)生器(1 和計數(shù)器(17)掛接在CPU總線上；所述SOC芯片具有驅(qū)動輸出端，它與所述OC門(10)的漏極連接，OC門(10)的源極接地、控制極接所述 與門(11)的輸出端，與門(11)的三個輸入端分別接所述鎖存器(20)、可編程脈沖發(fā)生器(12)和CPU(I)的輸出端；溫度采樣輸入端和電壓采樣輸入端，它們通過所述多路開關(guān)C3)與所述ADC( 的輸入 端連接；電流采樣輸入端，依次接所述運算放大器(1 和多路開關(guān)C3)到所述ADC (2)的輸入 端；以及同步信號檢測端、負(fù)載反沖高壓檢測端、浪涌電壓檢測端和浪涌電流檢測端，它們分別 與所述第一 第四比較器Ol 24)連接，其中，第一和第二比較器01、22)的輸出端分別 接可編程脈沖發(fā)生器(1 的啟動端和脈寬調(diào)節(jié)端，第一和第二比較器01、22)的輸出端 還與所述計數(shù)器(17)連接，第三和第四比較器03J4)的輸出端通過所述或非門(19)接 所述鎖存器00)的觸發(fā)端，第一 第四比較器和鎖存器的輸出端另接至所述狀態(tài)寄存器 (18)，鎖存器00)的復(fù)位端接CPU。
2.根據(jù)權(quán)利要求1所述的專用SOC芯片，其特征在于所述可編程脈沖發(fā)生器(12)包括脈沖寬度寄存器(121)，用于存儲用戶設(shè)定的輸出脈沖寬度； 脈沖逼近預(yù)存器(122)，用于存儲用戶設(shè)定的逼近速度； 脈寬減小預(yù)存器(123)，用于存儲用戶設(shè)定的減小速度；和脈沖寬度緩存器(1 )，其內(nèi)的數(shù)值會按照脈沖逼近預(yù)存器(12 中的逼近速度向脈 沖寬度寄存器(121)內(nèi)的數(shù)值逼近直至相等，并且，其內(nèi)的數(shù)值在所述脈寬調(diào)節(jié)端有控制 信號期間，會按照脈寬減小預(yù)存器(123)中的減小速度逐漸減??；當(dāng)所述啟動端有觸發(fā)信號時，可編程脈沖發(fā)生器根據(jù)所述脈沖寬度緩存器(1 )內(nèi)的 數(shù)值輸出一定寬度的單脈沖。
3.根據(jù)權(quán)利要求1所述的專用SOC芯片，其特征在于S0C芯片內(nèi)還集成有一個20 60KHz信號發(fā)生器(13)和第一雙路開關(guān)(14)，所述20 60KHz信號發(fā)生器(13)和第一比 較器的輸出端通過第一雙路開關(guān)(14)接可編程脈沖發(fā)生器(1 的啟動端。
4.根據(jù)權(quán)利要求1所述的專用SOC芯片，其特征在于S0C芯片內(nèi)還集成有一個具有可 拆分和自填功能的標(biāo)準(zhǔn)定時器(8)，所述定時器與CPU連接。
5.根據(jù)權(quán)利要求1所述的專用SOC芯片，其特征在于SOC芯片內(nèi)還集成有看門狗電路 ，所述看門狗電路與CPU連接，并采用獨立振蕩器。
6.根據(jù)權(quán)利要求1所述的專用SOC芯片，其特征在于SOC芯片內(nèi)還集成有 FLASH-ROM (5)、SRAM (7)和 EEROM (6)。
7.根據(jù)權(quán)利要求1所述的專用SOC芯片，其特征在于S0C芯片內(nèi)還集成有電源電路(25)，所述電源電路與SOC芯片的電源輸入端和地端連接，向SOC芯片內(nèi)的電路提供VDD和 1/2VDD兩種工作電壓。
8.根據(jù)權(quán)利要求7所述的專用SOC芯片，其特征在于第二和第三比較器02、23)的 參考電壓為1/2VDD，接于其反相端，第四比較器04)的參考電壓為0V，接于其同相端，運算 放大器(1 的同相端接地。
9.根據(jù)權(quán)利要求1所述的專用SOC芯片，其特征在于所述通信接口(9)為主從方式 可選的標(biāo)準(zhǔn)IIC通信接口。
10.根據(jù)權(quán)利要求1-9任一項所述的專用SOC芯片，其特征在于該SOC芯片為16引 腳芯片，引腳定義如下引腳①浪涌電壓檢測端； 引腳② 引腳③驅(qū)動輸出端；引腳④ ⑤引腳⑥地端；引腳⑦ ⑨引腳⑩電源輸入端；引腳Θ引腳 運放輸出端；引腳 引腳O負(fù)載反沖高壓檢測端；引腳◎ 連接在內(nèi)部CPU的通用I/O; 通信接口端，I/O; 電壓采樣輸入端和溫度采樣輸入端 浪涌電流檢測端； 電流采樣輸入端； 同步信號檢測端。
專利摘要一種電磁感應(yīng)加熱控制器專用SOC芯片，其內(nèi)集成有CPU，第一～第四比較器，運算放大器，ADC，可編程脈沖發(fā)生器，通信接口，狀態(tài)寄存器，計數(shù)器，或非門，與門，OC門，多路開關(guān)和鎖存器；本SOC芯片具有驅(qū)動輸出端，溫度采樣輸入端，電壓采樣輸入端，同步信號檢測端，負(fù)載反沖高壓檢測端，浪涌電壓檢測端和浪涌電流檢測端。本SOC芯片可用于各種采用電磁感應(yīng)加熱的產(chǎn)品。采用本專用SOC芯片后，可以大大簡化電磁感應(yīng)加熱控制器的設(shè)計，降低電磁感應(yīng)加熱控制器的成本，同時還可以大大提高電磁感應(yīng)加熱控制器的品質(zhì)和制造效率。
文檔編號H05B6/06GK201887969SQ20102066173
公開日2011年6月29日 申請日期2010年12月15日 優(yōu)先權(quán)日2010年12月15日
發(fā)明者丘守慶, 許申生, 謝榮華 申請人:深圳市鑫匯科電子有限公司