專利名稱：控制模組的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種控制模組，特別是涉及一種發(fā)光元件的控制模組。
背景技術(shù)：
個人電腦、筆記本電腦、伺服器、儲存器及嵌入系統(tǒng)等電子裝置通常利用一個控制模組來控制多個發(fā)光二極管(LED)，以顯示多個硬碟的狀態(tài)。例如每一個硬碟對應(yīng)三個發(fā)光二極管，這三個發(fā)光二極管分別指示該硬碟的活動(activity)、確定(locate)及錯誤 (error)資訊。參閱圖1，一種以往的控制模組包含一個起始端(initiator) 11及一個目標端 (target) 12，這兩端11、12間的通訊符合小外型規(guī)格委員會-8485 (SFF-8485)規(guī)格書對串行式通用輸入/輸出(serial general purposeinput/output，SGPI0)匯流排的規(guī)范。起始端11產(chǎn)生一個時鐘信號(SClock)、一個載入信號(SLoad)，及一個帶有硬碟狀態(tài)資訊的數(shù)據(jù)輸出信號(SDataOut)。目標端12包括一個目標芯片121。目標芯片121 電連接到起始端11及多個發(fā)光二極管21，并接收時鐘信號、載入信號及數(shù)據(jù)輸出信號，且根據(jù)時鐘信號及載入信號對數(shù)據(jù)輸出信號進行串行至并行轉(zhuǎn)換，以產(chǎn)生多個控制信號來分別控制發(fā)光二極管21是否發(fā)光，并產(chǎn)生一個傳送到起始端11的數(shù)據(jù)輸入信號(SDataIn)。根據(jù)SFF-8485規(guī)格書的規(guī)范，載入信號及數(shù)據(jù)輸出信號在時鐘信號的上升緣轉(zhuǎn)變。數(shù)據(jù)輸出信號載有多個位元的數(shù)據(jù)，載入信號在數(shù)據(jù)輸出信號的最后一個位元的數(shù)據(jù)傳送時由低位準轉(zhuǎn)變成高位準來指示目前一筆數(shù)據(jù)的傳送將結(jié)束及下一筆數(shù)據(jù)的傳送即將開始。目標芯片121根據(jù)時鐘信號的下降緣對載入信號及數(shù)據(jù)輸出信號進行取樣，且根據(jù)取樣到的載入信號對取樣到的數(shù)據(jù)輸出信號進行串行至并行轉(zhuǎn)換。然而，上述的控制模組有以下缺點(1)市面上銷售的符合SFF-8485規(guī)格書規(guī)范的目標芯片121相當(dāng)?shù)匕嘿F，導(dǎo)致控制模組的成本較高。(2)目標芯片121能控制的發(fā)光二極管21的數(shù)目有上限。參閱圖2，當(dāng)設(shè)計者想要控制更多發(fā)光二極管21時，除了必須使目標端12包括更多個目標芯片121外，還必須使起始端11產(chǎn)生更多個時鐘信號、載入信號及數(shù)據(jù)輸出信號，且接收更多個數(shù)據(jù)輸入信號， 導(dǎo)致起始端11可能需要以更多個芯片來實現(xiàn)，且控制模組需要利用較多條導(dǎo)線來在起始端11及目標端12間傳遞信號。由此可見，上述現(xiàn)有的控制模組在結(jié)構(gòu)與使用上，顯然仍存在有不便與缺陷，而亟待加以進一步改進。為了解決上述存在的問題，相關(guān)廠商莫不費盡心思來謀求解決之道， 但長久以來一直未見適用的設(shè)計被發(fā)展完成，而一般產(chǎn)品又沒有適切結(jié)構(gòu)能夠解決上述問題，此顯然是相關(guān)業(yè)者急欲解決的問題。因此如何能創(chuàng)設(shè)一種新型的控制模組，實屬當(dāng)前重要研發(fā)課題之一，亦成為當(dāng)前業(yè)界極需改進的目標
發(fā)明內(nèi)容
本發(fā)明的目的在于，克服現(xiàn)有的控制模組存在的缺陷，而提供一種新型的控制模組，所要解決的技術(shù)問題是提供一種成本較低的控制模組，非常適于實用。本發(fā)明的目的及解決其技術(shù)問題是采用以下技術(shù)方案來實現(xiàn)的。依據(jù)本發(fā)明提出的一種控制模組，適用于控制一個包括多個發(fā)光元件的第一發(fā)光單元，其包含一個起始端，用以根據(jù)部分異于小外型規(guī)格-8485規(guī)格書的規(guī)范，產(chǎn)生一個時脈信號、一個在該時脈信號的下降緣轉(zhuǎn)變的鎖存信號，及一個在該時脈信號的下降緣轉(zhuǎn)變的第一串行數(shù)據(jù)信號；及一個目標端，包括一個第一目標芯片，電連接到該起始端，及適用于電連到該第一發(fā)光單元，用以接收該時脈信號、該鎖存信號及該第一串行數(shù)據(jù)信號，并根據(jù)該時脈信號及該鎖存信號對該第一串行數(shù)據(jù)信號進行串行至并行轉(zhuǎn)換，以產(chǎn)生多個第一控制信號來分別控制該第一發(fā)光單元的發(fā)光元件是否發(fā)光。本發(fā)明的目的及解決其技術(shù)問題還可采用以下技術(shù)措施進一步實現(xiàn)。較佳地，依據(jù)本發(fā)明的一個較佳實施例，前述的控制模組，其中所述的時脈信號符合小外型規(guī)格-8485規(guī)格書對一個時鐘信號的規(guī)范，該鎖存信號與該小外型規(guī)格-8485規(guī)格書所規(guī)范的一個載入信號不同的地方包括該鎖存信號在該時脈信號的下降緣轉(zhuǎn)變，該第一串行數(shù)據(jù)信號與該小外型規(guī)格-8485規(guī)格書所規(guī)范的一個數(shù)據(jù)輸出信號不同的地方包括該第一串行數(shù)據(jù)信號在該時脈信號的下降緣轉(zhuǎn)變。較佳地，依據(jù)本發(fā)明的一個較佳實施例，前述的控制模組，其中所述的第一目標芯片是根據(jù)該時脈信號的上升緣對該第一串行數(shù)據(jù)信號進行串行至并行轉(zhuǎn)換。較佳地，依據(jù)本發(fā)明的一個較佳實施例，前述的控制模組，其中所述的第一目標芯片分別根據(jù)該時脈信號及該鎖存信號對該第一串行數(shù)據(jù)信號進行移位及鎖存的操作，以產(chǎn)生所述第一控制信號來分別控制該第一發(fā)光單元的發(fā)光元件是否發(fā)光。較佳地，依據(jù)本發(fā)明的一個較佳實施例，前述的控制模組，其中所述的第一目標芯片還將該第一串行數(shù)據(jù)信號延遲一段預(yù)設(shè)時間，以產(chǎn)生一個第二串行數(shù)據(jù)信號。較佳地，依據(jù)本發(fā)明的一個較佳實施例，前述的控制模組，其適用于還控制一個包括多個發(fā)光元件的第二發(fā)光單元，且還包含一個第二目標芯片，電連接到該起始端與該第一目標芯片，及適用于電連到該第二發(fā)光單元，用以接收該時脈信號、該鎖存信號及該第二串行數(shù)據(jù)信號，并根據(jù)該時脈信號及該鎖存信號對該第二串行數(shù)據(jù)信號進行串行至并行轉(zhuǎn)換，以產(chǎn)生多個第二控制信號來分別控制該第二發(fā)光單元的發(fā)光元件是否發(fā)光。較佳地，依據(jù)本發(fā)明的一個較佳實施例，前述的控制模組，其中所述的第一目標芯片是根據(jù)該時脈信號的上升緣對該第一串行數(shù)據(jù)信號進行串行至并行轉(zhuǎn)換，該第二目標芯片是根據(jù)該時脈信號的上升緣對該第二串行數(shù)據(jù)信號進行串行至并行轉(zhuǎn)換。較佳地，依據(jù)本發(fā)明的一個較佳實施例，前述的控制模組，其中所述的第一目標芯片分別根據(jù)該時脈信號及該鎖存信號對該第一串行數(shù)據(jù)信號進行移位及鎖存的操作，以產(chǎn)生所述第一控制信號來分別控制該第一發(fā)光單元的發(fā)光元件是否發(fā)光，該第二目標芯片分別根據(jù)該時脈信號及該鎖存信號對該第二串行數(shù)據(jù)信號進行移位及鎖存的操作，以產(chǎn)生所述第二控制信號來分別控制該第二發(fā)光單元的發(fā)光元件是否發(fā)光。
本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點和有益效果。由以上可知，為達到上述目的，本發(fā)明提供了一種控制模組，適用于控制一個包括多個發(fā)光元件的發(fā)光單元，且包含一個起始端及一個目標端。該起始端用以根據(jù)部分異于小外型規(guī)格-8485規(guī)格書的規(guī)范，產(chǎn)生一個時脈信號、一個在該時脈信號的下降緣轉(zhuǎn)變的鎖存信號，及一個在該時脈信號的下降緣轉(zhuǎn)變的串行數(shù)據(jù)信號。該目標端包括一個目標芯片。該目標芯片電連接到該起始端， 及適用于電連到該發(fā)光單元，用以接收該時脈信號、該鎖存信號及該串行數(shù)據(jù)信號，并根據(jù)該時脈信號及該鎖存信號對該串行數(shù)據(jù)信號進行串行至并行轉(zhuǎn)換，以產(chǎn)生多個控制信號來分別控制該發(fā)光單元的發(fā)光元件是否發(fā)光。 借由上述技術(shù)方案，本發(fā)明控制模組至少具有下列優(yōu)點及有益效果借由使該起始端根據(jù)部分異于小外型規(guī)格-8485規(guī)格書的規(guī)范來產(chǎn)生該時脈信號、該鎖存信號及該串行數(shù)據(jù)信號，該目標芯片可以采用市面上銷售的較便宜的芯片，因此可以降低成本。綜上所述，本發(fā)明是有關(guān)于一種控制模組，適用于控制一個包括多個發(fā)光元件的發(fā)光單元，且包含一個起始端及一個目標端。該起始端用以根據(jù)部分異于小外型規(guī)格-8485 規(guī)格書的規(guī)范，產(chǎn)生一個時脈信號、一個在該時脈信號的下降緣轉(zhuǎn)變的鎖存信號，及一個在該時脈信號的下降緣轉(zhuǎn)變的串行數(shù)據(jù)信號。該目標端包括一個目標芯片。該目標芯片電連接到該起始端，及適用于電連到該發(fā)光單元，用以接收該時脈信號、該鎖存信號及該串行數(shù)據(jù)信號，并根據(jù)該時脈信號及該鎖存信號對該串行數(shù)據(jù)信號進行串行至并行轉(zhuǎn)換，以產(chǎn)生多個控制信號來分別控制該發(fā)光單元的發(fā)光元件是否發(fā)光。本發(fā)明在技術(shù)上有顯著的進步，并具有明顯的積極效果，誠為一新穎、進步、實用的新設(shè)計。上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，而可依照說明書的內(nèi)容予以實施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點能夠更明顯易懂，以下特舉較佳實施例，并配合附圖，詳細說明如下。


圖1是說明以往的控制模組的一方塊圖。圖2是說明以往的控制模組用以控制更多個發(fā)光二極管的狀況的一方塊圖。圖3是說明本發(fā)明控制模組的較佳實施例的一方塊圖。圖4是說明較佳實施例所產(chǎn)生的一個時脈信號、一個鎖存信號及一個第一串行數(shù)據(jù)信號的時序的一時序圖。圖5是說明較佳實施例的目標芯片的一種實施態(tài)樣一個電路圖，。
具體實施例方式為更進一步闡述本發(fā)明為達成預(yù)定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合附圖及較佳實施例，對依據(jù)本發(fā)明提出的控制模組其具體實施方式
、結(jié)構(gòu)、特征及其功效， 詳細說明如后。有關(guān)本發(fā)明的前述及其他技術(shù)內(nèi)容、特點及功效，在以下配合參考圖式的較佳實施例的詳細說明中將可清楚的呈現(xiàn)。為了方便說明，在以下的實施例中，相同的元件以相同的編號表示。下面結(jié)合附圖及實施例對本發(fā)明進行詳細說明
參閱圖3與圖4，本發(fā)明控制模組的較佳實施例適用于控制二個發(fā)光單元4，這二個發(fā)光單元4分別是一個包括多個發(fā)光元件41的第一發(fā)光單元4-1，及一個包括多個發(fā)光元件41的第二發(fā)光單元4-2。這些發(fā)光元件41可以是例如發(fā)光二極管。本實施例控制模組包含一個起始端31及一個目標端32。目標端32包括二個目標芯片321，這二個目標芯片321分別是一個第一目標芯片321-1及一個第二目標芯片321-2。起始端31用以根據(jù)部分異于小外型規(guī)格-8485規(guī)格書的規(guī)范，產(chǎn)生一個時脈信號、一個在時脈信號的下降緣轉(zhuǎn)變的鎖存信號，及一個在時脈信號的下降緣轉(zhuǎn)變的第一串行數(shù)據(jù)信號。在本實施例中，時脈信號符合SFF-8485規(guī)格書對一個時鐘信號(SClock)的規(guī)范，鎖存信號與SFF-8485規(guī)格書所規(guī)范的一個載入信號(SLoad)相似，不同的地方包括鎖存信號在時脈信號的下降緣轉(zhuǎn)變，第一串行數(shù)據(jù)信號與SFF-8485規(guī)格書所規(guī)范的一個數(shù)據(jù)輸出信號(SDataOut)相似，不同的地方包括第一串行數(shù)據(jù)信號在時脈信號的下降緣轉(zhuǎn)變。第一目標芯片321-1電連接到起始端31，及適用于電連到第一發(fā)光單元4_1，用以接收時脈信號、鎖存信號及第一串行數(shù)據(jù)信號，并根據(jù)時脈信號及鎖存信號對第一串行數(shù)據(jù)信號進行串行至并行轉(zhuǎn)換，以產(chǎn)生多個第一控制信號來分別控制第一發(fā)光單元4-1的發(fā)光元件41是否發(fā)光，且將第一串行數(shù)據(jù)信號延遲一段預(yù)設(shè)時間，以產(chǎn)生一個第二串行數(shù)據(jù)信號。第二目標芯片321-2電連接到起始端31與第一目標芯片321_1，及適用于電連到第二發(fā)光單元4-2，用以接收時脈信號、鎖存信號及第二串行數(shù)據(jù)信號，并根據(jù)時脈信號及鎖存信號對第二串行數(shù)據(jù)信號進行串行至并行轉(zhuǎn)換，以產(chǎn)生多個第二控制信號來分別控制第二發(fā)光單元4-2的發(fā)光元件41是否發(fā)光，且將第二串行數(shù)據(jù)信號延遲一段預(yù)設(shè)時間，以產(chǎn)生一個第三串行數(shù)據(jù)信號。參閱圖3與圖5，在本實施例中，目標芯片321皆采用SN74LV595A芯片(其價格比市面上銷售的符合SFF-8485規(guī)格書規(guī)范的目標芯片便宜)，因此，每一目標芯片321具有下列接腳51、RCLK、互、SRCLK、SER、A-%&G!H”其中，接腳@被拉到低位準，接腳 RCLK接收鎖存信號，接腳被拉到高位準，接腳SRCLK接收時脈信號，接腳SER接收相對應(yīng)的第一或第二串行數(shù)據(jù)信號，接腳Α-Α輸出相對應(yīng)的第一或第二控制信號，接腳Qh, 輸出相對應(yīng)的第二或第三串行數(shù)據(jù)信號。第一發(fā)光單元4-1包括八個發(fā)光元件41。第二發(fā)光單元4-2包括八個發(fā)光元件41。第一目標芯片321-1分別根據(jù)時脈信號的上升緣及鎖存信號的上升緣對第一串行數(shù)據(jù)信號進行移位及鎖存的操作，以產(chǎn)生八個第一控制信號來分別控制第一發(fā)光單元4-1的八個發(fā)光元件41是否發(fā)光。第二目標芯片321-2分別根據(jù)時脈信號的上升緣及鎖存信號的上升緣對第二串行數(shù)據(jù)信號進行移位及鎖存的操作，以產(chǎn)生八個第二控制信號來分別控制第二發(fā)光單元4-2的八個發(fā)光元件41是否發(fā)光。第一串行數(shù)據(jù)信號載有十六個位元的數(shù)據(jù)。由于目標芯片321是根據(jù)鎖存信號的上升緣進行鎖存操作，鎖存信號與SFF-8485規(guī)格書所規(guī)范的載入信號(SLoad)不同的地方必須還包括鎖存信號在第一串行數(shù)據(jù)的最后一個位元的數(shù)據(jù)傳送完畢后才指示進行鎖存，因此，目標芯片321 在根據(jù)時脈信號的上升緣進行十六次移位操作后，才根據(jù)鎖存信號的上升緣進行一次鎖存操作，來更新十六個發(fā)光元件41的狀態(tài)。當(dāng)然，目標芯片321也可以采用進行準位觸發(fā)式鎖存的其它型號的芯片，在這種情況下，鎖存信號可以是在第一串行數(shù)據(jù)的最后一個位元的數(shù)據(jù)傳送完畢后才指示進行鎖存，但是也可以是像SFF-8485規(guī)格書所規(guī)范的載入信號(SLoad)那樣，是在第一串行數(shù)據(jù)的最后一個位元的數(shù)據(jù)傳送時指示進行鎖存。參閱圖3，值得注意的是，在本實施例中，目標端32可以是包括其它數(shù)目的目標芯片321，視所要控制的發(fā)光元件41的總數(shù)目及每一目標芯片321最多能控制的發(fā)光元件41 的數(shù)目而定。例如當(dāng)所要控制的發(fā)光元件41的總數(shù)目為十六，且每一目標芯片321最多能控制的發(fā)光元件41的數(shù)目為十六時，目標端32只需包括一個目標芯片321 (也就是第一目標芯片321-1)就足以控制十六個發(fā)光元件41。又例如當(dāng)所要控制的發(fā)光元件41的總數(shù)目為二十，且每一目標芯片321最多能控制的發(fā)光元件41的數(shù)目為八時，目標端32需要包括三個目標芯片321才足以控制二十個發(fā)光元件41。這三個目標芯片321分別是第一目標芯片321-1、第二目標芯片321-2，及串接在第二目標芯片321-2后且基于時脈信號及鎖存信號進行操作的另一個目標芯片(圖未示)。歸納上述，與以往的控制模組相比，本實施例借由使起始端31所產(chǎn)生的部分信號的時序不同于SFF-8485規(guī)格書的規(guī)范，可以采用市面上銷售的較便宜的芯片來作為目標芯片321，因此成本較低，確實能達成本發(fā)明的目的。另外，本實施例借由使目標芯片321 產(chǎn)生串行數(shù)據(jù)信號(例如第二串行數(shù)據(jù)信號、第三串行數(shù)據(jù)信號)，在需要串接更多個目標芯片321以控制更多個發(fā)光元件41時，起始端31仍只需要產(chǎn)生三個信號，也就是時脈信號、鎖存信號及第一串行數(shù)據(jù)信號，因此起始端11不需要以更多個芯片來實現(xiàn)，且控制模組只需要利用三條導(dǎo)線來在起始端31及目標端32間傳遞信號。以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利用上述揭示的技術(shù)內(nèi)容作出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1.一種控制模組，適用于控制一個包括多個發(fā)光元件的第一發(fā)光單元，其特征在于其包含一個起始端，用以根據(jù)部分異于小外型規(guī)格-8485規(guī)格書的規(guī)范，產(chǎn)生一個時脈信號、 一個在該時脈信號的下降緣轉(zhuǎn)變的鎖存信號，及一個在該時脈信號的下降緣轉(zhuǎn)變的第一串行數(shù)據(jù)信號 ’及一個目標端，包括一個第一目標芯片，電連接到該起始端，及適用于電連到該第一發(fā)光單元，用以接收該時脈信號、該鎖存信號及該第一串行數(shù)據(jù)信號，并根據(jù)該時脈信號及該鎖存信號對該第一串行數(shù)據(jù)信號進行串行至并行轉(zhuǎn)換，以產(chǎn)生多個第一控制信號來分別控制該第一發(fā)光單元的發(fā)光元件是否發(fā)光。
2.如權(quán)利要求1所述的控制模組，其特征在于其中所述的時脈信號符合小外型規(guī)格-8485規(guī)格書對一個時鐘信號的規(guī)范，該鎖存信號與該小外型規(guī)格-8485規(guī)格書所規(guī)范的一個載入信號不同的地方包括該鎖存信號在該時脈信號的下降緣轉(zhuǎn)變，該第一串行數(shù)據(jù)信號與該小外型規(guī)格-8485規(guī)格書所規(guī)范的一個數(shù)據(jù)輸出信號不同的地方包括該第一串行數(shù)據(jù)信號在該時脈信號的下降緣轉(zhuǎn)變。
3.如權(quán)利要求1所述的控制模組，其特征在于其中所述的第一目標芯片是根據(jù)該時脈信號的上升緣對該第一串行數(shù)據(jù)信號進行串行至并行轉(zhuǎn)換。
4.如權(quán)利要求1所述的控制模組，其特征在于其中所述的第一目標芯片分別根據(jù)該時脈信號及該鎖存信號對該第一串行數(shù)據(jù)信號進行移位及鎖存的操作，以產(chǎn)生所述第一控制信號來分別控制該第一發(fā)光單元的發(fā)光元件是否發(fā)光。
5.如權(quán)利要求1所述的控制模組，其特征在于其中所述的第一目標芯片還將該第一串行數(shù)據(jù)信號延遲一段預(yù)設(shè)時間，以產(chǎn)生一個第二串行數(shù)據(jù)信號。
6.如權(quán)利要求5所述的控制模組，其特征在于其適用于還控制一個包括多個發(fā)光元件的第二發(fā)光單元，且還包含一個第二目標芯片，電連接到該起始端與該第一目標芯片，及適用于電連到該第二發(fā)光單元，用以接收該時脈信號、該鎖存信號及該第二串行數(shù)據(jù)信號，并根據(jù)該時脈信號及該鎖存信號對該第二串行數(shù)據(jù)信號進行串行至并行轉(zhuǎn)換，以產(chǎn)生多個第二控制信號來分別控制該第二發(fā)光單元的發(fā)光元件是否發(fā)光。
7.如權(quán)利要求6所述的控制模組，其特征在于其中所述的第一目標芯片是根據(jù)該時脈信號的上升緣對該第一串行數(shù)據(jù)信號進行串行至并行轉(zhuǎn)換，該第二目標芯片是根據(jù)該時脈信號的上升緣對該第二串行數(shù)據(jù)信號進行串行至并行轉(zhuǎn)換。
8.如權(quán)利要求6所述的控制模組，其特征在于其中所述的第一目標芯片分別根據(jù)該時脈信號及該鎖存信號對該第一串行數(shù)據(jù)信號進行移位及鎖存的操作，以產(chǎn)生所述第一控制信號來分別控制該第一發(fā)光單元的發(fā)光元件是否發(fā)光，該第二目標芯片分別根據(jù)該時脈信號及該鎖存信號對該第二串行數(shù)據(jù)信號進行移位及鎖存的操作，以產(chǎn)生所述第二控制信號來分別控制該第二發(fā)光單元的發(fā)光元件是否發(fā)光。
全文摘要
本發(fā)明是有關(guān)于一種控制模組，適用于控制一個包括多個發(fā)光元件的發(fā)光單元，且包含一個起始端及一個目標端。該起始端用以根據(jù)部分異于小外型規(guī)格-8485規(guī)格書的規(guī)范，產(chǎn)生一個時脈信號、一個在該時脈信號的下降緣轉(zhuǎn)變的鎖存信號，及一個在該時脈信號的下降緣轉(zhuǎn)變的串行數(shù)據(jù)信號。該目標端包括一個目標芯片。該目標芯片電連接到該起始端，及適用于電連到該發(fā)光單元，用以接收該時脈信號、該鎖存信號及該串行數(shù)據(jù)信號，并根據(jù)該時脈信號及該鎖存信號對該串行數(shù)據(jù)信號進行串行至并行轉(zhuǎn)換，以產(chǎn)生多個控制信號來分別控制該發(fā)光單元的發(fā)光元件是否發(fā)光。
文檔編號H05B37/02GK102404902SQ20101028225
公開日2012年4月4日 申請日期2010年9月16日 優(yōu)先權(quán)日2010年9月16日
發(fā)明者顏敏男 申請人:環(huán)旭電子股份有限公司, 環(huán)鴻科技股份有限公司