專利名稱：一種電路板及其設(shè)計方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電路板設(shè)計技術(shù)領(lǐng)域，特別涉及一種電路板的設(shè)計方法及 一種電路板。
背景技術(shù)：
隨著社會的發(fā)展和科技的進步，各種電子產(chǎn)品中電路板的設(shè)計已經(jīng)變 得尤為重要。電路板上，通常含有電源接口、信號輸入接口模塊及信號輸 出接口，并且會連接有各種電子器件，例如連接有電阻、電容、電感線圈、 電源芯片、驅(qū)動芯片等等。目前，電路板設(shè)計的過程中通常根據(jù)已確定元 件及功能的需要，考慮預留焊盤的位置，如果電路板制作完成后，想要實 現(xiàn)其他功能或芯片連接，只能重新更換電路板。這樣就會造成成本的巨大浪費；另外，在單元板上實現(xiàn)數(shù)據(jù)存儲也是目前技術(shù)解決的一大難題。 參照圖i,掃描板通過單元板上的輸入接口 ioi將控制信號輸入單元板。單元板上的驅(qū)動器103和驅(qū)動器104設(shè)置在輸入接口 101與輸出接口 102 之間，其作用只是對控制信號進行放大、整形，而不起到任何處理作用。 因此，現(xiàn)有技術(shù)存在缺陷，需要改進。發(fā)明內(nèi)容本發(fā)明所要解決的技術(shù)問題是一種電路板的設(shè)計方法及一種電路板。本發(fā)明的技術(shù)方案如下一種電路板的i殳計方法，包含如下步驟A、設(shè)置至少二組集成電路芯片，其中，至少一組集成電路芯片為控制芯片，并設(shè)置至少一個存儲單元；其中，各組集成電^^芯片分別包括至少 一個芯片；B、 按照預設(shè)位置排布各組集成電路芯片及各存儲單元，將各存儲單元 分別連接到一組控制芯片；C、 將各控制芯片分別連接到外部的接收卡。所述設(shè)計方法，其中，各組集成電路芯片中，同組集成電路芯片的類 型相同，各組集成電路芯片的類型相異。所述設(shè)計方法，其中，步驟B中，執(zhí)行以下步驟將各存儲單元連接 到一組控制芯片中的任一控制芯片，并將該組控制芯片中的其他控制芯片 通過該控制芯片連接到各存儲單元。所述設(shè)計方法，其中，將各存儲單元設(shè)置該控制芯片內(nèi)部。所述設(shè)計方法，其中，步驟A中，還執(zhí)行以下步驟至少將以下模塊 其中之一設(shè)置在所述控制芯片中，所述模塊包括逐點調(diào)整模塊、逐列翻轉(zhuǎn) 模塊、故障報告模塊、級聯(lián)報錯模塊、黑屏保護模塊；步驟C中，還執(zhí)行以下步驟將所述控制芯片中的各模塊，分別通過 所述控制芯片連接到外部的接收卡。所述設(shè)計方法，其中，步驟A中，還執(zhí)行以下步驟至少將以下模塊 其中之一設(shè)置在所述存儲單元中，所述模塊包括調(diào)整數(shù)據(jù)存儲模塊、級聯(lián) 數(shù)據(jù)存儲模塊、模板參數(shù)存儲模塊。所述設(shè)計方法，其中，步驟B中，所述按預設(shè)位置排布，包括按直線 排布、非直線排布或交錯排布；其中，在排布各集成電路芯片組中的各芯 片時，將其間隔設(shè)為至少1個管腳的標準焊盤間距；或者，將各集成電路 芯片組之間的間隔設(shè)為至少1個管腳的標準焊盤間距。所述設(shè)計方法，其中，步驟B中，將任一組集成電路芯片——對應設(shè) 置在所述電路板的焊盤上，各焊盤獨立使用電路板連線，或共用至少一定 義相同的電路板連線。所述設(shè)計方法，其中，所述共用至少一定義相同的電路板連線，包括 對于至少有分別屬于不同組集成電路芯片的兩個芯片，將各芯片分別有至 少一管腳與其它芯片的管腳設(shè)為一組對應管腳，每組對應管腳共用一定義相同的電路板連線，連接每組對應管腳；其中，各組對應管腳共用一定義相同的電路板連線，包括采用物理方式連接，或者，共用所述電路板上的 線路、焊點或元件。所述設(shè)計方法，其中，設(shè)置各組集成電路芯片分別獨立連接，或部分 共用電路板上的線^^、焊點或元件。所述設(shè)計方法，其中，步驟A中，至少采用以下封裝形式其中之一， 對各組集成電路芯片中的芯片進行封裝；所述封裝形式包括DIP雙列直插 式封裝、SOP小外型封裝、PLCC塑封有引線芯片載體、LCCC無引線陶瓷 封裝載體、QFP方形扁平封裝、BGA球柵陣列封裝及PGA針柵陣列封裝。一種電路板，包括至少二組集成電路芯片和至少一個存儲單元，其中， 至少一組集成電路芯片為控制芯片，各存儲單元分別與一組控制芯片相連 接，各控制芯片分別與外部的接收卡相連接；其中，各組集成電路芯片分 別包括至少一個芯片；按照預設(shè)位置排布各組集成電路芯片及各存儲單元。所述電路板，其中，各組集成電路芯片中，同組集成電路芯片的類型 相同，各組集成電路芯片的類型相異。所述電路板，其中，各存儲單元與一組控制芯片中的任一控制芯片相 連，該組控制芯片中的其他控制芯片通過該控制芯片與各存儲單元相連接。所述電路板，其中，各存儲單元設(shè)置在該控制芯片內(nèi)部。所述電路板，其中，所述控制芯片至少包括逐點調(diào)整模塊、逐列翻轉(zhuǎn) 模塊、故障報告模塊、級聯(lián)報錯模塊、黑屏保護模塊其中之一，分別與外 部連接的接收卡相連接，用于分別實現(xiàn)逐點調(diào)整、逐列翻轉(zhuǎn)、故障報告、 級聯(lián)報錯或黑屏保護的功能。所述電路板，其中，所述存儲單元設(shè)置以下模塊其中之一調(diào)整數(shù)據(jù)存儲模塊、級聯(lián)數(shù)據(jù)存儲模塊、模板參數(shù)存儲模塊，分別用于存儲調(diào)整數(shù) 據(jù)、級聯(lián)數(shù)據(jù)、模板參數(shù)。所述電路板，其中，所述按預設(shè)位置排布，包括按直線排布、非直線排布或交錯排布；其中，各集成電路芯片組中的各芯片，其間隔為至少1 個管腳的標準焊盤間距；或者，各集成電路芯片組之間的間隔為至少1個 管腳的標準焊盤間距。所述電路板，其中，將任一組集成電i 各芯片——對應設(shè)置在所述電3各 板的焊盤上，各焊盤獨立使用電路板連線，或共用至少一定義相同的電路 板連線。所述電路板，其中，所述共用至少一定義相同的電路板連線，包括對 于至少有分別屬于不同組集成電路芯片的兩個芯片，將各芯片分別有至少 一管腳與其它芯片的管腳設(shè)為一組對應管腳，每組對應管腳共用一定義相同的電路板連線，連接每組對應管腳；其中，各組對應管腳共用一定義相 同的電路板連線，包括采用物理方式連接，或者，共用所述電路板上的線 路、焊點或元件。所述電路板，其中，各組集成電路芯片分別獨立"f吏用，或部分共用電 路板上的線路、焊點或元件。所述電路板，其中，所述集成電路芯片至少采用以下封裝形式其中之 一，對各組集成電路芯片中的芯片進行封裝所述封裝形式包括DIP雙列 直插式封裝、SOP小外型封裝、PLCC塑封有引線芯片載體、LCCC無引線 陶瓷封裝載體、QFP方形扁平封裝、BGA球柵陣列封裝及PGA針柵陣列 封裝。采用上述方案，用戶可以根據(jù)需要選擇驅(qū)動器或控制芯片進行焊接， 本發(fā)明單元板上的存儲單元，可以實現(xiàn)調(diào)整數(shù)據(jù)的存儲，從而實現(xiàn)由該單 元板組成的顯示屏無順序擺放，節(jié)約成本，節(jié)省組裝屏的時間；存儲單元 將單元板參數(shù)存儲，可實現(xiàn)對單元板參數(shù)的讀取，實現(xiàn)單元板的智能化；存儲單元將級聯(lián)數(shù)據(jù)存儲，可實現(xiàn)對單元板級聯(lián)數(shù)據(jù)的"^艮錯。


圖1為現(xiàn)有技術(shù)的示意圖； 圖2是本發(fā)明的實施例1的示意圖； 圖3是本發(fā)明的實施例2的示意圖； 圖4是本發(fā)明的實施例3的示意圖。
具體實施方式
以下結(jié)合附圖和具體實施例，對本發(fā)明進行詳細說明。 實施例1如圖2所示，本發(fā)明提供了一種電路板的設(shè)計方法，包含如下步驟A、設(shè)置二組集成電路芯片，其中，第一組集成電路芯片為控制芯片 107，并在107內(nèi)部設(shè)置至少一個存儲單元105,如該組控制芯片有多個， 則可以多個控制芯片內(nèi)都設(shè)置至少 一個存儲單元，也可以多個控制芯片與 帶有存儲單元的控制芯片相連接?？刂菩酒?07中，還可包括逐點調(diào)整模塊、逐列翻轉(zhuǎn)模塊、故障報告 模塊'、級聯(lián)報錯模塊、黑屏保護模塊；所述控制芯片107中的各模塊，可 以分別通過輸入接口 101將控制芯片107連接到外部的接收卡。在所述存 儲單元105中，也可以包括調(diào)整數(shù)據(jù)存儲模塊、級聯(lián)數(shù)據(jù)存儲模塊、模板 參數(shù)存儲模塊，可實現(xiàn)對單元板參數(shù)的讀取，實現(xiàn)單元板的智能化。例如，另一組集成電路芯片包括二個芯片，分別為驅(qū)動器芯片103及 驅(qū)動器芯片104。其中，步驟A中，可以采用以下封裝形式的一種或多種DIP雙列直 插式封裝、SOP小外型封裝、PLCC塑封有引線芯片載體、LCCC無引線陶 瓷封裝載體、QFP方形扁平封裝、BGA球柵陣列封裝及PGA針柵陣列封裝。
一般來說，同一組芯片，可以采用同樣的芯片類型和同樣的封裝形式。B、 在單元板100上預設(shè)這兩組芯片的位置，將驅(qū)動器芯片103及驅(qū)動 器芯片104上下排布且成一直線，控制芯片107位于驅(qū)動器芯片103及驅(qū) 動器芯片104的右側(cè)；在排布各芯片組中的各芯片時，將其間隔設(shè)為至少1 個管腳的標準焊盤間距；或者，將各芯片組之間的間隔設(shè)為至少1個管腳 的標準焊盤間距。將任一組集成電路芯片——對應設(shè)置在所述電路板的焊 盤上，各焊盤獨立使用電路板連線，或獨立使用電路板上的線路、焊點或 元件。C、 將控制芯片107分別連接到外部的接收卡。如圖2所示，本實施例還提供了一種電路板，其包括至少二組集成電 路芯片；其中，第一組芯片為驅(qū)動器芯片103和驅(qū)動器芯片104;第二組芯 片為控制芯片107，在控制芯片107內(nèi)部設(shè)置有至少一個存儲單元105，控 制芯片107通過輸入接口 101與外部的接收卡相連接；其中，將驅(qū)動器芯 片103及驅(qū)動器芯片104上下排布且成一直線，控制芯片107位于驅(qū)動器 芯片103及驅(qū)動器芯片104的右側(cè)；在排布各芯片組中的各芯片時，將其 間隔設(shè)為至少1個管腳的標準焊盤間距；或者，將各芯片組之間的間隔設(shè) 為至少1個管腳的標準焊盤間距。將任一組集成電路芯片一一對應設(shè)置在 所述電路板的焊盤上，各焊盤獨立使用電路板連線，或獨立使用電路板上 的線路、焊點或元件。其中，控制芯片107至少包括逐點調(diào)整模塊、逐列翻轉(zhuǎn)模塊、故障報 告模塊、級聯(lián)報錯模塊、黑屏保護模塊其中之一，分別與外部連接的接收 卡相連接，用于分別實現(xiàn)逐點調(diào)整、逐列翻轉(zhuǎn)、故障報告、級聯(lián)報錯或黑 屏保護的功能。其中，存儲單元105設(shè)置以下模塊其中之一調(diào)整數(shù)據(jù)存儲模塊、級 聯(lián)數(shù)據(jù)存儲模塊、模板參數(shù)存儲模塊，分別用于存儲調(diào)整數(shù)據(jù)、級聯(lián)數(shù)據(jù)、 模板參數(shù)0驅(qū)動器芯片103及驅(qū)動器芯片104及控制芯片107至少采用以下封裝 形式其中之一DIP雙列直插式封裝、SOP小外型封裝、PLCC塑封有引線 芯片載體、LCCC無引線陶瓷封裝載體、QFP方形扁平封裝、BGA球柵陣 列封裝及PGA針柵陣列封裝。采用上述方案，用戶可以根據(jù)需要選擇驅(qū)動器或控制芯片進行焊接， 本發(fā)明單元板上的存儲單元，可以實現(xiàn)調(diào)整數(shù)據(jù)的存儲，從而實現(xiàn)由該單 元板組成的顯示屏無順序擺放，節(jié)約成本，節(jié)省組裝屏的時間；存儲單元 將單元板參數(shù)存儲，可實現(xiàn)對單元板參數(shù)的讀取，實現(xiàn)單元板的智能化； 存儲單元將級聯(lián)數(shù)據(jù)存儲，可實現(xiàn)對單元板級聯(lián)數(shù)據(jù)的l艮^"。實施例2如圖3所示，本實施例提供了一種電路板的設(shè)計方法，包含如下步驟A、 設(shè)置至少二組集成電路芯片，其中，至少一組集成電路芯片為控制 芯片107,在控制芯片107中設(shè)置至少一個存儲單元105;另一組集成電路 芯片為驅(qū)動器芯片103和驅(qū)動器芯片104。例如，步驟A中，還可以將以下模塊的一種或多種設(shè)置在所述控制芯片中，包括逐點調(diào)整模塊、逐列翻轉(zhuǎn)模塊、故障報告模塊、級聯(lián)報錯模塊、 黑屏保護模塊，將控制芯片107中的各模塊，分別通過所迷控制芯片連接到外部的接收卡；也可以將上述模塊的一個或多個設(shè)置在所述控制芯片中。 又如，步驟A中，還可以執(zhí)行以下步驟至少將以下模塊其中之一設(shè) 置在所述存儲單元中，包括調(diào)整數(shù)據(jù)存儲模塊、級聯(lián)數(shù)據(jù)存儲模塊、模板 參數(shù)存儲模塊；也可以將上述模塊的一個或多個設(shè)置在所述存儲單元中。又如，各組芯片中的芯片可以至少采用以下封裝形式其中之一，包括 DIP雙列直插式封裝、SOP小外型封裝、PLCC塑封有引線芯片載體、LCCC 無引線陶瓷封裝載體、QFP方形扁平封裝、BGA球柵陣列封裝及PGA針 柵陣列封裝。B、 驅(qū)動器芯片103和驅(qū)動器芯片104上下且成一直線排布，控制芯片位于其右側(cè)；其中，在排布各芯片組中的各芯片時，將其間隔設(shè)為至少1 個管腳的標準焊盤間距；或者，將各芯片組之間的間隔設(shè)為至少1個管腳 的標準焊盤間距。將各組芯片 一一對應設(shè)置在所述電路板的焊盤上，各焊盤共用至少一 定義相同的電路板連線，包括對于至少有分別屬于不同組集成電路芯片的 兩個芯片，將各芯片分別有至少一管腳與其它芯片的管腳設(shè)為 一組對應管 腳，每組對應管腳共用一定義相同的電路板連線，連接每組對應管腳；其 中，各組對應管腳共用一定義相同的電路板連線，包括采用物理方式連接， 或者，共用所述電路板上的線路、焊點或元件。例如，步驟B中，可以將存儲單元105設(shè)置在控制芯片107的內(nèi)部， 如該組控制芯片有多個，則可以多個控制芯片內(nèi)設(shè)置至少一個存儲單元， 也可-以多個控制芯片與帶有存儲單元的控制芯片相連接。C、將控制芯片107通過輸入接口 101連接到外部的接收卡。如圖3所示，本實施例還提供了一種電游4反，其包括至少二組芯片， 分別為第一組驅(qū)動器芯片103和驅(qū)動器芯片104;第二組為控制芯片107， 設(shè)置至少一個存儲單元105設(shè)置在控制芯片107的內(nèi)部，驅(qū)動器芯片103 和驅(qū)動器芯片104上下且成一直線排布，控制芯片位于其右側(cè)；其中，在 排布各芯片組中的各芯片時，將其間隔設(shè)為至少l個管腳的標準焊盤間距； 或者，將各芯片組之間的間隔設(shè)為至少1個管腳的標準焊盤間距。需要說 明的是，本例中雖然僅采用了一個控制芯片107,但在實際應用中，第二組 芯片可以包括多個；同樣的，本發(fā)明還可以包括第三組芯片，以實現(xiàn)各種 不同的功能，本發(fā)明對此沒有任何額外限制。將各組芯片——對應設(shè)置在所述電路板的焊盤上，各焊盤共用至少一 定義相同的電路板連線，包括對于至少有分別屬于不同組集成電路芯片的 兩個芯片，將各芯片分別有至少 一 管腳與其它芯片的管腳設(shè)為 一組對應管 腳，每組對應管腳共用一定義相同的電路板連線，連接每組對應管腳；其中，各組對應管腳共用一定義相同的電路板連線，包括采用物理方式連接， 或者，共用所述電路板上的線路、焊點或元件。將控制芯片107通過輸入接口 101連接到外部的接收卡。其中，將存儲單元105設(shè)置在控制芯片107的內(nèi)部，如該組控制芯片有多個，則可以多個控制芯片內(nèi)設(shè)置至少一個存儲單元，也可以多個控制芯片與帶有存儲單元的控制芯片相連接。其中，至少將以下模塊其中之一設(shè)置在所述控制芯片107中，包括逐點調(diào)整模塊、逐列翻轉(zhuǎn)模塊、故障報告模塊、級聯(lián)報錯模塊、黑屏保護模塊，將控制芯片107中的各模塊，分別通過所述控制芯片連接到外部的接收卡。其中，至少將以下模塊其中之一設(shè)置在所述存儲單元105中，包括調(diào) 整數(shù)據(jù)存儲模塊、級聯(lián)數(shù)據(jù)存儲模塊、模板參數(shù)存儲模塊。'各組芯片中的芯片至少采用以下封裝形式其中之一，包括DIP雙列直 插式封裝、SOP小外型封裝、PLCC塑封有引線芯片載體、LCCC無引線陶 瓷封裝載體、QFP方形扁平封裝、BGA球柵陣列封裝及PGA針柵陣列封 裝。采用上述方案，用戶可以根據(jù)需要選擇驅(qū)動器或控制芯片進行焊接， 本發(fā)明單元板上的存儲單元，可以實現(xiàn)調(diào)整數(shù)據(jù)的存儲，從而實現(xiàn)由該單 元板組成的顯示屏無順序擺放，節(jié)約成本，節(jié)省組裝屏的時間；存儲單元 將單元板參數(shù)存儲，可實現(xiàn)對單元板參數(shù)的讀取，實現(xiàn)單元板的智能化； 存儲單元將級聯(lián)數(shù)據(jù)存儲，可實現(xiàn)對單元板級聯(lián)數(shù)據(jù)的報錯。實施例3如圖4所示，在實施例2的基礎(chǔ)上，本發(fā)明纟是供一種電路板，包括至 少二組芯片，分別為第一組驅(qū)動器芯片103和驅(qū)動器芯片104;第二組為 控制芯片107,設(shè)置至少一個存儲單元105設(shè)置在控制芯片107的外部，與 控制芯片107相連接，控制芯片107通過輸入接口 IOI與外部相連。驅(qū)動器芯片103和驅(qū)動器芯片104上下且成一直線排布，控制芯片位 于其右側(cè)；其中，在排布各芯片組中的各芯片時，將其間隔設(shè)為至少1個 管腳的標準焊盤間距；或者，將各芯片組之間的間隔設(shè)為至少1個管腳的 標準焊盤間距。將各組芯片——對應設(shè)置在電路板100的焊盤上，各焊盤共用至少一 定義相同的電路板連線，包括對于至少有分別屬于不同組集成電路芯片的 兩個芯片，將各芯片分別有至少一管腳與其它芯片的管腳設(shè)為 一組對應管 腳，每組對應管腳共用一定義相同的電路板連線，連接每組對應管腳；其 中，各組對應管腳共用一定義相同的電路板連線，包括采用物理方式連接， 或者，共用所述電路板上的線路、焊點或元件。本實施例的其它原理與實施例2相同，在此不再贅述。應當理解的是，對本領(lǐng)域普通技術(shù)人員來說，可以才艮據(jù)上述說明加以 改進或變換，而所有這些改進和變換都應屬于本發(fā)明所附權(quán)利要求的保護范圍。
權(quán)利要求
1、一種電路板的設(shè)計方法，包含如下步驟A、設(shè)置至少二組集成電路芯片，其中，至少一組集成電路芯片為控制芯片，并設(shè)置至少一個存儲單元；其中，各組集成電路芯片分別包括至少一個芯片；B、按照預設(shè)位置排布各組集成電路芯片及各存儲單元，將各存儲單元分別連接到一組控制芯片；C、將各控制芯片分別連接到外部的接收卡。
2、 根據(jù)權(quán)利要求1所述設(shè)計方法，其特征在于，各組集成電路芯片 中，同組集成電路芯片的類型相同，各組集成電路芯片的類型相異。
3、 根據(jù)權(quán)利要求1所述設(shè)計方法，其特征在于，步驟B中，執(zhí)行以 下步驟將各存儲單元連接到一組控制芯片中的任一控制芯片，并將該組 控制芯片中的其他控制芯片通過該控制芯片連接到各存儲單元。
4、 根據(jù)權(quán)利要求3所述設(shè)計方法，其特征在于，將各存儲單元設(shè)置 該控制芯片內(nèi)部。
5、 根據(jù)權(quán)利要求1所述設(shè)計方法，其特征在于，步驟A中，還執(zhí)行 以下步驟至少將以下模塊其中之一設(shè)置在所述控制芯片中，所述模塊包 括逐點調(diào)整模塊、逐列翻轉(zhuǎn)模塊、故障報告模塊、級聯(lián)報錯模塊、黑屏保 護模塊；步驟C中，還執(zhí)行以下步驟將所述控制芯片中的各才莫塊，分別通 過所述控制芯片連接到外部的接收卡。
6、 根據(jù)權(quán)利要求1所述設(shè)計方法，其特征在于，步驟A中，還執(zhí)行 以下步驟至少將以下模塊其中之一設(shè)置在所述存儲單元中，所述模塊包 括調(diào)整數(shù)據(jù)存儲模塊、級聯(lián)數(shù)據(jù)存儲模塊、模板參數(shù)存儲模塊。
7、 根據(jù)權(quán)利要求1所述設(shè)計方法，其特征在于，步驟B中，所述按預設(shè)位置排布，包括按直線排布、非直線排布或交錯排布；其中，在排布 各集成電路芯片組中的各芯片時，將其間隔設(shè)為至少1個管腳的標準焊盤 間距；或者，將各集成電路芯片組之間的間隔設(shè)為至少1個管腳的標準焊 盤間距。
8、 根據(jù)權(quán)利要求1所述設(shè)計方法，其特征在于，步驟B中，將任一 組集成電路芯片——對應設(shè)置在所述電路板的焊盤上，各焊盤獨立使用電 路板連線，或共用至少一定義相同的電路板連線。
9、 根據(jù)權(quán)利要求8所述設(shè)計方法，其特征在于，所述共用至少一定 義相同的電路板連線，包括對于至少有分別屬于不同組集成電路芯片的兩 個芯片，將各芯片分別有至少一管腳與其它芯片的管腳設(shè)為 一組對應管腳， 每組對應管腳共用一定義相同的電路板連線，連接每組對應管腳；其中， 各組對應管腳共用一定義相同的電路板連線，包括采用物理方式連接，或 者，共用所述電路板上的線路、焊點或元件。
10、 根據(jù)權(quán)利要求8所述設(shè)計方法，其特征在于，設(shè)置各組集成電路 芯片分別獨立連接，或部分共用電路板上的線路、焊點或元件。
11、 根據(jù)權(quán)利要求1至10任一所述設(shè)計方法，其特征在于，步驟A 中，至少采用以下封裝形式其中之一，對各組集成電路芯片中的芯片進行 封裝；所述封裝形式包括DIP雙列直插式封裝、SOP小外型封裝、PLCC 塑封有引線芯片載體、LCCC無引線陶瓷封裝載體、QFP方形扁平封裝、 BGA球柵陣列封裝及PGA針柵陣列封裝。
12、 一種電路板，其特征在于，包括至少二組集成電路芯片和至少一 個存儲單元，其中，至少一組集成電路芯片為控制芯片，各存儲單元分別 與一組控制芯片相連接，各控制芯片分別與外部的接收卡相連接；其中， 各組集成電路芯片分別包括至少一個芯片；按照預設(shè)位置排布各組集成電 路芯片及各存儲單元。
13、 根據(jù)權(quán)利要求12所述電路板，其特征在于，各組集成電路芯片中，同組集成電路芯片的類型相同，各組集成電路芯片的類型相異。
14、 根據(jù)權(quán)利要求12所述電路板，其特征在于，各存儲單元與一組控制芯片中的任一控制芯片相連，該組控制芯片中的其他控制芯片通過該 控制芯片與各存儲單元相連接。
15、 根據(jù)權(quán)利要求12所述電路板，其特征在于，各存儲單元設(shè)置在 該控制芯片內(nèi)部。
16、 根據(jù)權(quán)利要求12所述電路板，其特征在于，所述控制芯片至少 包括逐點調(diào)整模塊、逐列翻轉(zhuǎn)模塊、故障報告模塊、級聯(lián)報錯模塊、黑屏 保護模塊其中之一，分別與外部連接的接收卡相連接，用于分別實現(xiàn)逐點 調(diào)整、逐列翻轉(zhuǎn)、故障報告、級聯(lián)報錯或黑屏保護的功能。
17、 根據(jù)權(quán)利要求12所述電路板，其特征在于，所述存儲單元設(shè)置 以下模塊其中之一調(diào)整數(shù)據(jù)存儲模塊、級聯(lián)數(shù)據(jù)存儲模塊、模板參數(shù)存 儲模塊，分別用于存儲調(diào)整數(shù)據(jù)、級聯(lián)數(shù)據(jù)、模板參數(shù)。
18、 根據(jù)權(quán)利要求12所述電路板，其特征在于，所述按預設(shè)位置排 布，包括按直線排布、非直線排布或交錯排布；其中，各集成電路芯片組 中的各芯片，其間隔為至少1個管腳的標準焊盤間距；或者，各集成電路 芯片組之間的間隔為至少1個管腳的標準焊盤間距。
19、 根據(jù)權(quán)利要求12所述電路板，其特征在于，將任一組集成電路 芯片——對應設(shè)置在所述電路板的焊盤上，各焊盤獨立使用電路板連線， 或共用至少一定義相同的電路板連線。
20、 根據(jù)權(quán)利要求19所述電路板，其特征在于，所述共用至少一定 義相同的電路板連線，包括對于至少有分別屬于不同組集成電路芯片的兩 個芯片，將各芯片分別有至少一管腳與其它芯片的管腳設(shè)為一組對應管腳， 每組對應管腳共用 一定義相同的電路板連線，連接每組對應管腳；其中， 各組對應管腳共用一定義相同的電路4反連線，包括采用物理方式連接，或 者，共用所述電路板上的線路、焊點或元件。
21、 根據(jù)權(quán)利要求19所述電路板，其特征在于，各組集成電路芯片 分別獨立使用，或部分共用電路板上的線路、焊點或元件。
22、 根據(jù)權(quán)利要求12至21任一所述電路板，其特征在于，所述集成 電路芯片至少采用以下封裝形式其中之一，對各組集成電路芯片中的芯片 進行封裝所述封裝形式包括DIP雙列直插式封裝、SOP小外型封裝、PLCC 塑封有引線芯片載體、LCCC無引線陶瓷封裝載體、QFP方形扁平封裝、 BGA球柵陣列封裝及PGA針柵陣列封裝。
全文摘要
本發(fā)明公開了一種電路板的設(shè)計方法，包含如下步驟A.設(shè)置至少二組集成電路芯片，其中，至少一組集成電路芯片為控制芯片，并設(shè)置至少一個存儲單元；其中，各組集成電路芯片分別包括至少一個芯片；B.按照預設(shè)位置排布各組集成電路芯片及各存儲單元，將各存儲單元分別連接到一組控制芯片；C.將各控制芯片分別連接到外部的接收卡。采用上述方案，用戶可以根據(jù)需要選擇驅(qū)動器或控制芯片進行焊接，本發(fā)明單元板上的存儲單元，可以實現(xiàn)調(diào)整數(shù)據(jù)的存儲，從而實現(xiàn)由該單元板組成的顯示屏無順序擺放，節(jié)約成本，節(jié)省組裝屏的時間；存儲單元將單元板參數(shù)存儲，可實現(xiàn)對單元板參數(shù)的讀取，實現(xiàn)單元板的智能化。
文檔編號H05K1/18GK101404854SQ200810226010
公開日2009年4月8日 申請日期2008年11月3日 優(yōu)先權(quán)日2008年11月3日
發(fā)明者松 商 申請人:北京巨數(shù)數(shù)字技術(shù)開發(fā)有限公司