一種驗證協(xié)議的方法及裝置的制造方法
【專利摘要】本發(fā)明提供了一種驗證協(xié)議的方法及裝置，該方法，包括：預(yù)先建立預(yù)設(shè)數(shù)量個CPU簇，其中，每個CPU簇中包括：CPU形式化模型和節(jié)點芯片形式化模型；運行每個CPU簇中的所述CPU形式化模型和所述節(jié)點芯片形式化模型，實現(xiàn)CPU簇之間的數(shù)據(jù)交互；根據(jù)所述CPU形式化模型和所述節(jié)點芯片形式化模型的運行信息，進行協(xié)議驗證。本發(fā)明提供了一種驗證協(xié)議的方法及裝置，能夠更加簡單地驗證協(xié)議。
【專利說明】
_種驗證協(xié)議的方法及裝置
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及計算機技術(shù)領(lǐng)域，特別涉及一種驗證協(xié)議的方法及裝置。
【背景技術(shù)】
[0002]隨著科學(xué)技術(shù)的快速發(fā)展，產(chǎn)生了大量的協(xié)議，為了保證這些協(xié)議的正確性，一般需要對協(xié)議進行驗證。
[0003]現(xiàn)有技術(shù)中，驗證協(xié)議一般通過仿真驗證來實現(xiàn)，具體地，仿真驗證是通過定義輸入條件、創(chuàng)建功能覆蓋模型、開發(fā)測試平臺、創(chuàng)建輸入激勵發(fā)生器、編寫指導(dǎo)性測試以及執(zhí)行測試、分析覆蓋率指標(biāo)、調(diào)整激勵發(fā)生器以面向未驗證的設(shè)計部分，然后反復(fù)這一過程。
[0004]通過上述描述可見，現(xiàn)有技術(shù)驗證協(xié)議方案比較復(fù)雜。

【發(fā)明內(nèi)容】

[0005]本發(fā)明實施例提供了一種驗證協(xié)議的方法及裝置，能夠更加簡單地驗證協(xié)議。
[0006]—方面，本發(fā)明實施例提供了一種驗證協(xié)議的方法，包括:
[0007]S0:預(yù)先建立預(yù)設(shè)數(shù)量個CPU簇，其中，每個CPU簇中包括:CPU形式化模型和節(jié)點芯片形式化模型；
[0008]S1:運行每個CPU簇中的所述CPU形式化模型和所述節(jié)點芯片形式化模型，實現(xiàn)CPU簇之間的數(shù)據(jù)交互；
[0009]S2:根據(jù)所述CPU形式化模型和所述節(jié)點芯片形式化模型的運行信息，進行協(xié)議驗證。
[0010]進一步地，所述SO，包括:
[0011 ]根據(jù)Intel CPU協(xié)議和節(jié)點控制芯片協(xié)議，建立每個CPU簇中的所述CPU形式化模型和所述節(jié)點芯片形式化模型。
[0012]進一步地，所述SI，包括:運行每個CPU簇中的所述CPU形式化模型和所述節(jié)點芯片形式化模型，實現(xiàn)任意兩個CPU簇之間的cache—致性的請求過程。
[0013]進一步地，所述CPU形式化模型，包括:本地代理HA、緩存代理CA；
[0014]所述節(jié)點芯片形式化模型，包括:本地處理引擎、遠(yuǎn)端處理引擎；
[0015]所述任意兩個CPU簇包括:第一 CPU簇、第二 CPU簇；
[0016]所述實現(xiàn)任意兩個CPU簇之間的cache—致性的請求過程，包括:
[0017]所述第一 CPU簇中CA向所述第一 CPU簇中的遠(yuǎn)端處理引擎發(fā)送cache—致性請求，所述第一 CPU簇中的遠(yuǎn)端處理引擎將所述cache—致性請求發(fā)送給所述第二 CPU簇的本地處理引擎，所述第二 CPU簇的本地處理引擎將所述cache—致性請求發(fā)送給所述第二 CPU簇的HA；
[0018]所述第二CPU簇的HA將所述cache—致性請求的數(shù)據(jù)回復(fù)發(fā)送給所述第二 CPU簇的CA，所述第二 CPU簇的CA將所述數(shù)據(jù)回復(fù)發(fā)送給所述第二 CPU簇的遠(yuǎn)端處理引擎，所述第二CPU簇的遠(yuǎn)端處理引擎將所述數(shù)據(jù)回復(fù)發(fā)送給所述第一 CPU簇中的本地處理引擎，所述第一CPU簇中的本地處理引擎將所述數(shù)據(jù)回復(fù)發(fā)送給所述第一 CPU簇中的HA，所述第一 CPU簇中的HA將所述數(shù)據(jù)回復(fù)發(fā)送給所述第一 CPU簇中的CA，所述第一 CPU簇中的CA處理所述數(shù)據(jù)回復(fù)。
[0019]進一步地，所述S0，包括:
[0020]預(yù)先以表格的格式設(shè)置IntelCPU協(xié)議的第一協(xié)議表項，根據(jù)所述第一協(xié)議表項生成所述(PU形式化模型；
[0021 ]預(yù)先以表格的格式設(shè)置節(jié)點控制芯片協(xié)議的第二協(xié)議表項，根據(jù)所述第二協(xié)議表項生成所述節(jié)點芯片形式化模型。
[0022]另一方面，本發(fā)明實施例提供了一種驗證協(xié)議的裝置，包括:
[0023]建立單元，用于建立預(yù)設(shè)數(shù)量個CPU簇，其中，每個CPU簇中包括:CPU形式化模型和節(jié)點芯片形式化模型；
[0024]運行單元，用于運行每個CPU簇中的所述CPU形式化模型和所述節(jié)點芯片形式化模型，實現(xiàn)CPU簇之間的數(shù)據(jù)交互；
[0025]驗證單元，用于根據(jù)所述CPU形式化模型和所述節(jié)點芯片形式化模型的運行信息，進行協(xié)議驗證。
[0026]進一步地，所述建立單元，用于根據(jù)Intel CPU協(xié)議和節(jié)點控制芯片協(xié)議，建立每個(PU簇中的所述CPU形式化模型和所述節(jié)點芯片形式化模型。
[0027]進一步地，所述運行單元，用于運行每個CPU簇中的所述CPU形式化模型和所述節(jié)點芯片形式化模型，實現(xiàn)任意兩個CPU簇之間的cache—致性的請求過程。
[0028]進一步地，所述CPU形式化模型，包括:本地代理HA、緩存代理CA;
[0029]所述節(jié)點芯片形式化模型，包括:本地處理引擎、遠(yuǎn)端處理引擎；
[0030]所述任意兩個CPU簇包括:第一 CPU簇、第二 CPU簇；
[0031]所述運行單元，在執(zhí)行所述實現(xiàn)任意兩個CHJ簇之間的cache—致性的請求過程時，用于:
[0032]所述第一 CPU簇中CA向所述第一 CPU簇中的遠(yuǎn)端處理引擎發(fā)送cache—致性請求，所述第一 CPU簇中的遠(yuǎn)端處理引擎將所述cache—致性請求發(fā)送給所述第二 CPU簇的本地處理引擎，所述第二 CPU簇的本地處理引擎將所述cache—致性請求發(fā)送給所述第二 CPU簇的HA；
[0033]所述第二CPU簇的HA將所述cache—致性請求的數(shù)據(jù)回復(fù)發(fā)送給所述第二 CPU簇的CA，所述第二 CPU簇的CA將所述數(shù)據(jù)回復(fù)發(fā)送給所述第二 CPU簇的遠(yuǎn)端處理引擎，所述第二CPU簇的遠(yuǎn)端處理引擎將所述數(shù)據(jù)回復(fù)發(fā)送給所述第一 CPU簇中的本地處理引擎，所述第一CPU簇中的本地處理引擎將所述數(shù)據(jù)回復(fù)發(fā)送給所述第一 CPU簇中的HA，所述第一 CPU簇中的HA將所述數(shù)據(jù)回復(fù)發(fā)送給所述第一 CPU簇中的CA，所述第一 CPU簇中的CA處理所述數(shù)據(jù)回復(fù)。
[0034]進一步地，所述建立單元，用于以表格的格式設(shè)置IntelCPU協(xié)議的第一協(xié)議表項，根據(jù)所述第一協(xié)議表項生成所述(PU形式化模型，以表格的格式設(shè)置節(jié)點控制芯片協(xié)議的第二協(xié)議表項，根據(jù)所述第二協(xié)議表項生成所述節(jié)點芯片形式化模型。
[0035]在本發(fā)明實施例中，建立CPU形式化模型和節(jié)點芯片形式化模型，通過運行CPU形式化模型和節(jié)點芯片形式化模型來模擬實現(xiàn)CPU簇之間的數(shù)據(jù)交互，根據(jù)運行信息進行協(xié)議驗證，實現(xiàn)過程更加簡單。
【附圖說明】
[0036]為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0037]圖1是本發(fā)明一實施例提供的一種驗證協(xié)議的方法的流程圖；
[0038]圖2是本發(fā)明一實施例提供的另一種驗證協(xié)議的方法的流程圖；
[0039]圖3是本發(fā)明一實施例提供的一種CPU簇之間的請求過程的示意圖；
[0040]圖4是本發(fā)明一實施例提供的一種驗證協(xié)議的裝置的示意圖；
[0041]圖5是本發(fā)明一實施例提供的另一種驗證協(xié)議的裝置的示意圖。
【具體實施方式】
[0042]為使本發(fā)明實施例的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例是本發(fā)明一部分實施例，而不是全部的實施例，基于本發(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動的前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。
[0043]如圖1所示，本發(fā)明實施例提供了一種驗證協(xié)議的方法，該方法可以包括以下步驟:
[0044]SO:預(yù)先建立預(yù)設(shè)數(shù)量個CPU簇，其中，每個CPU簇中包括:CPU形式化模型和節(jié)點芯片形式化模型；
[0045]S1:運行每個CPU簇中的所述CPU形式化模型和所述節(jié)點芯片形式化模型，實現(xiàn)CPU簇之間的數(shù)據(jù)交互；
[0046]S2:根據(jù)所述CPU形式化模型和所述節(jié)點芯片形式化模型的運行信息，進行協(xié)議驗證。
[0047]在本發(fā)明實施例中，建立CPU形式化模型和節(jié)點芯片形式化模型，通過運行CPU形式化模型和節(jié)點芯片形式化模型來模擬實現(xiàn)CPU簇之間的數(shù)據(jù)交互，根據(jù)運行信息進行協(xié)議驗證，實現(xiàn)過程更加簡單。
[0048]在一種可能的實現(xiàn)方式中，所述S0，包括:
[0049]根據(jù)IntelCPU協(xié)議和節(jié)點控制芯片協(xié)議，建立每個CPU簇中的所述CPU形式化模型和所述節(jié)點芯片形式化模型。
[°°50]在該實現(xiàn)方式中，通過Intel CPU協(xié)議和節(jié)點控制芯片協(xié)議來驗證cache—致性協(xié)議。
[0051]在一種可能的實現(xiàn)方式中，所述SI，包括:運行每個CPU簇中的所述CPU形式化模型和所述節(jié)點芯片形式化模型，實現(xiàn)任意兩個CHJ簇之間的cache—致性的請求過程。
[0052]在該實現(xiàn)方式中，在每個CPU簇內(nèi)部，IntelCPU協(xié)議和節(jié)點控制芯片協(xié)議進行互相轉(zhuǎn)換，在每個(PU簇之間，通過節(jié)點控制芯片協(xié)議進行交互。
[0053]在一種可能的實現(xiàn)方式中，所述CHJ形式化模型，包括:HA(H0me Agent，本地代理)、CA(Cache Agent，緩存代理)；
[0054]所述節(jié)點芯片形式化模型，包括:本地處理引擎、遠(yuǎn)端處理引擎；
[0055]所述任意兩個CPU簇包括:第一 CPU簇、第二 CPU簇；
[0056]所述實現(xiàn)任意兩個CPU簇之間的cache—致性的請求過程，包括:
[0057]所述第一 CPU簇中CA向所述第一 CPU簇中的遠(yuǎn)端處理引擎發(fā)送cache—致性請求，所述第一 CPU簇中的遠(yuǎn)端處理引擎將所述cache—致性請求發(fā)送給所述第二 CPU簇的本地處理引擎，所述第二 CPU簇的本地處理引擎將所述cache—致性請求發(fā)送給所述第二 CPU簇的HA；
[0058]所述第二CPU簇的HA將所述cache—致性請求的數(shù)據(jù)回復(fù)發(fā)送給所述第二 CPU簇的CA，所述第二 CPU簇的CA將所述數(shù)據(jù)回復(fù)發(fā)送給所述第二 CPU簇的遠(yuǎn)端處理引擎，所述第二CPU簇的遠(yuǎn)端處理引擎將所述數(shù)據(jù)回復(fù)發(fā)送給所述第一 CPU簇中的本地處理引擎，所述第一CPU簇中的本地處理引擎將所述數(shù)據(jù)回復(fù)發(fā)送給所述第一 CPU簇中的HA，所述第一 CPU簇中的HA將所述數(shù)據(jù)回復(fù)發(fā)送給所述第一 CPU簇中的CA，所述第一 CPU簇中的CA處理所述數(shù)據(jù)回復(fù)。
[0059]在該實現(xiàn)方式中，CA為IntelCPU協(xié)議中的緩存代理，根據(jù)Intel提供的標(biāo)準(zhǔn)協(xié)議進行轉(zhuǎn)變和模型的搭建，用來產(chǎn)生激勵請求和對應(yīng)的監(jiān)聽報文回復(fù)，并處理數(shù)據(jù)回復(fù)。HA為Intel CPU協(xié)議中的本地代理，根據(jù)Intel提供的標(biāo)準(zhǔn)協(xié)議進行轉(zhuǎn)變和模型的搭建，用來處理CA發(fā)出的請求和監(jiān)聽回復(fù)，并發(fā)出監(jiān)聽報文和數(shù)據(jù)回復(fù)。
[0060]對于遠(yuǎn)端處理引擎來說，任何從該遠(yuǎn)端處理弓I擎所在的本地CPU簇中往遠(yuǎn)端的CPU簇發(fā)出的cache—致性請求，都由遠(yuǎn)端處理引擎處理轉(zhuǎn)化為節(jié)點間的節(jié)點控制芯片協(xié)議的報文發(fā)往遠(yuǎn)端的本地處理引擎。
[0061]對于本地處理引擎來說，所有來自遠(yuǎn)端的節(jié)點間的節(jié)點控制芯片協(xié)議的報文都會被本地處理引擎接收，然后進行處理轉(zhuǎn)為節(jié)點間的節(jié)點控制芯片協(xié)議的報文或Intel CPU協(xié)議。
[0062]在一種可能的實現(xiàn)方式中，所述S0，包括:
[0063]預(yù)先以表格的格式設(shè)置IntelCPU協(xié)議的第一協(xié)議表項，根據(jù)所述第一協(xié)議表項生成所述(PU形式化模型；
[0064]預(yù)先以表格的格式設(shè)置節(jié)點控制芯片協(xié)議的第二協(xié)議表項，根據(jù)所述第二協(xié)議表項生成所述節(jié)點芯片形式化模型。
[0065]在該實現(xiàn)方式中，可以通過表格的格式來搭建CPU形式化模型和節(jié)點芯片形式化模型，使得驗證協(xié)議更加簡單。具體地，可以通過excel表格的格式。
[0066]在進行協(xié)議驗證的過程中，定義需要檢查的檢查探針，通過數(shù)學(xué)窮舉加載不同的場景，通過檢查探針進行協(xié)議驗證。通過檢查探針對協(xié)議進行驗證，具體地，可以定義cache一致性檢查探針，通過數(shù)學(xué)窮舉加載不同的場景下的cache—致性請求，通過cache—致性檢查探針對cache—致性協(xié)議進行驗證。
[0067]如圖2所示，在本發(fā)明實施例中，CPU簇A向CPU簇B發(fā)出cache—致性請求，CPU簇A接收CPU簇B返回的數(shù)據(jù)回復(fù)。針對該過程，對cache—致性協(xié)議進行驗證。
[0068]本發(fā)明實施例提供了一種驗證協(xié)議的方法，該方法可以包括以下步驟:
[0069]步驟201:根據(jù)Intel CPU協(xié)議和節(jié)點控制芯片協(xié)議，建立CPU簇A和CPU簇B中的CPU形式化模型和節(jié)點芯片形式化模型，其中，CPU簇A的CPU形式化模型，包括:第一HA、第一CA;CPU簇A的節(jié)點芯片形式化模型，包括:第一本地處理引擎、第一遠(yuǎn)端處理引擎，CPU簇B的CPU形式化模型，包括:第二HA、第二CA; CPU簇B的節(jié)點芯片形式化模型，包括:第二本地處理引擎、第二遠(yuǎn)端處理引擎。
[0070]具體地，預(yù)先以表格的格式設(shè)置Intel CPU協(xié)議的第一協(xié)議表項，根據(jù)所述第一協(xié)議表項生成所述CPU形式化模型；
[0071 ]預(yù)先以表格的格式設(shè)置節(jié)點控制芯片協(xié)議的第二協(xié)議表項，根據(jù)所述第二協(xié)議表項生成所述節(jié)點芯片形式化模型。
[0072]步驟202:第一 CA向第一遠(yuǎn)端處理引擎發(fā)送cache—致性請求。
[0073]步驟203:第一遠(yuǎn)端處理引擎將cache—致性請求發(fā)送給第二本地處理引擎。
[0074]步驟204:第二本地處理引擎將cache—致性請求發(fā)送給第二 HA。
[0075]步驟205:第二 HA將cache—致性請求的數(shù)據(jù)回復(fù)發(fā)送給第二 CA。
[0076]步驟206:第二CA將數(shù)據(jù)回復(fù)發(fā)送給第二遠(yuǎn)端處理引擎。
[0077]步驟207:第二遠(yuǎn)端處理引擎將數(shù)據(jù)回復(fù)發(fā)送給第一本地處理引擎。
[0078]步驟208:第一本地處理引擎將數(shù)據(jù)回復(fù)發(fā)送給第一HA。
[0079]步驟209:第一HA將數(shù)據(jù)回復(fù)發(fā)送給第一 CA。
[0080]步驟210:第一 CA處理數(shù)據(jù)回復(fù)。
[0081 ] 步驟211:根據(jù)CPU簇A和CPU簇B的CPU形式化模型以及節(jié)點芯片形式化模型的運行信息，對cache—致性協(xié)議進行驗證。
[0082]在該實現(xiàn)方式中，通過CPU簇A和CPU簇B之間的cache—致性請求的過程，來模擬cache—致性協(xié)議的運作，通過對這個過程的檢測，可以實現(xiàn)對cache—致性協(xié)議的驗證，具體地，可以通過預(yù)先定義的cache—致性協(xié)議檢查探針來檢測該過程。HA，CA，本地處理引擎和遠(yuǎn)端處理引擎中都包含有各自的子協(xié)議表，在驗證過程中子表之間跳轉(zhuǎn)，從整體上看就是四部分之間的跳轉(zhuǎn)。
[0083]在該實現(xiàn)方式中，在搭建完成CPU形式化模型和節(jié)點芯片形式化模型后，添加進形式化驗證環(huán)境，模型的所有表項由數(shù)學(xué)方法進行窮舉驗證，將所有可以達到表項的場景都窮舉出來，因此表項覆蓋檢查是工具自動檢查，而Cache—致性檢查可以根據(jù)具體協(xié)議要求自己編寫定義。
[0084]本發(fā)明實施例具有驗證過程自動化，速度快，驗證發(fā)現(xiàn)的錯誤信息方便用戶調(diào)試，可以對部分協(xié)議表項進行驗證等有益效果。另外，模型的搭建過程所需要的時間較少。
[0085]在本發(fā)明實施例中，一個CPU簇中可以包括多個CA。如圖3所示，本發(fā)明實施例提供的一種CPU簇之間的請求過程的示意圖。具體地，CPU簇A中包括:CPU簇A的CPU形式化模型、(PU簇A的節(jié)點芯片形式化模型，CPU簇A的CPU形式化模型包括:第一 CA、第一 HA，CPU簇A的節(jié)點芯片形式化模型包括:第一本地處理引擎、第一遠(yuǎn)端處理引擎;CPU簇B中包括:CPU簇B的CPU形式化模型、CPU簇B的節(jié)點芯片形式化模型，CPU簇B的CPU形式化模型包括:第二 CA、第二 HA，CPU簇B的節(jié)點芯片形式化模型包括:第二本地處理引擎、第二遠(yuǎn)端處理引擎。
[0086]如圖4、圖5所示，本發(fā)明實施例提供了一種驗證協(xié)議的裝置。裝置實施例可以通過軟件實現(xiàn)，也可以通過硬件或者軟硬件結(jié)合的方式實現(xiàn)。從硬件層面而言，如圖4所示，為本發(fā)明實施例提供的一種驗證協(xié)議的裝置所在設(shè)備的一種硬件結(jié)構(gòu)圖，除了圖4所示的處理器、內(nèi)存、網(wǎng)絡(luò)接口、以及非易失性存儲器之外，實施例中裝置所在的設(shè)備通常還可以包括其他硬件，如負(fù)責(zé)處理報文的轉(zhuǎn)發(fā)芯片等等。以軟件實現(xiàn)為例，如圖5所示，作為一個邏輯意義上的裝置，是通過其所在設(shè)備的CPU將非易失性存儲器中對應(yīng)的計算機程序指令讀取到內(nèi)存中運行形成的。本實施例提供的一種驗證協(xié)議的裝置，包括:
[0087]建立單元501，用于建立預(yù)設(shè)數(shù)量個CPU簇，其中，每個CPU簇中包括:CPU形式化模型和節(jié)點芯片形式化模型；
[0088]運行單元502，用于運行每個CPU簇中的所述CPU形式化模型和所述節(jié)點芯片形式化模型，實現(xiàn)CPU簇之間的數(shù)據(jù)交互；
[0089]驗證單元503，用于根據(jù)所述CPU形式化模型和所述節(jié)點芯片形式化模型的運行信息，進行協(xié)議驗證。
[°09°] 在一種可能的實現(xiàn)方式中，所述建立單元501，用于根據(jù)Intel CPU協(xié)議和節(jié)點控制芯片協(xié)議，建立每個CPU簇中的所述CPU形式化模型和所述節(jié)點芯片形式化模型。
[0091]在一種可能的實現(xiàn)方式中，所述運行單元502，用于運行每個CPU簇中的所述CPU形式化模型和所述節(jié)點芯片形式化模型，實現(xiàn)任意兩個CHJ簇之間的cache—致性的請求過程。
[0092]在一種可能的實現(xiàn)方式中，所述CPU形式化模型，包括:本地代理HA、緩存代理CA;
[0093]所述節(jié)點芯片形式化模型，包括:本地處理引擎、遠(yuǎn)端處理引擎；
[0094]所述任意兩個CPU簇包括:第一 CPU簇、第二 CPU簇；
[0095]所述運行單元502，在執(zhí)行所述實現(xiàn)任意兩個CPU簇之間的cache—致性的請求過程時，用于:
[0096]所述第一 CPU簇中CA向所述第一 CPU簇中的遠(yuǎn)端處理引擎發(fā)送cache—致性請求，所述第一 CPU簇中的遠(yuǎn)端處理引擎將所述cache—致性請求發(fā)送給所述第二 CPU簇的本地處理引擎，所述第二 CPU簇的本地處理引擎將所述cache—致性請求發(fā)送給所述第二 CPU簇的HA；
[0097]所述第二CPU簇的HA將所述cache—致性請求的數(shù)據(jù)回復(fù)發(fā)送給所述第二 CPU簇的CA，所述第二 CPU簇的CA將所述數(shù)據(jù)回復(fù)發(fā)送給所述第二 CPU簇的遠(yuǎn)端處理引擎，所述第二CPU簇的遠(yuǎn)端處理引擎將所述數(shù)據(jù)回復(fù)發(fā)送給所述第一 CPU簇中的本地處理引擎，所述第一CPU簇中的本地處理引擎將所述數(shù)據(jù)回復(fù)發(fā)送給所述第一 CPU簇中的HA，所述第一 CPU簇中的HA將所述數(shù)據(jù)回復(fù)發(fā)送給所述第一 CPU簇中的CA，所述第一 CPU簇中的CA處理所述數(shù)據(jù)回復(fù)。
[0098]在一種可能的實現(xiàn)方式中，所述建立單元501，用于以表格的格式設(shè)置IntelCPU協(xié)議的第一協(xié)議表項，根據(jù)所述第一協(xié)議表項生成所述CPU形式化模型，以表格的格式設(shè)置節(jié)點控制芯片協(xié)議的第二協(xié)議表項，根據(jù)所述第二協(xié)議表項生成所述節(jié)點芯片形式化模型。
[0099]上述裝置內(nèi)的各單元之間的信息交互、執(zhí)行過程等內(nèi)容，由于與本發(fā)明方法實施例基于同一構(gòu)思，具體內(nèi)容可參見本發(fā)明方法實施例中的敘述，此處不再贅述。
[0100]本發(fā)明實施例至少具有如下有益效果:
[0101 ] 1、在本發(fā)明實施例中，建立CPU形式化模型和節(jié)點芯片形式化模型，通過運行CPU形式化模型和節(jié)點芯片形式化模型來模擬實現(xiàn)CPU簇之間的數(shù)據(jù)交互，根據(jù)運行信息進行協(xié)議驗證，實現(xiàn)過程更加簡單。
[0102]2、在該實現(xiàn)方式中，可以通過表格的格式來搭建CPU形式化模型和節(jié)點芯片形式化模型，使得驗證協(xié)議更加簡單。
[0103]3、本發(fā)明實施例具有驗證過程自動化，速度快，驗證發(fā)現(xiàn)的錯誤信息方便用戶調(diào)試，可以對部分協(xié)議表項進行驗證等有益效果。
[0104]需要說明的是，在本文中，諸如第一和第二之類的關(guān)系術(shù)語僅僅用來將一個實體或者操作與另一個實體或操作區(qū)分開來，而不一定要求或者暗示這些實體或操作之間存在任何這種實際的關(guān)系或者順序。而且，術(shù)語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設(shè)備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設(shè)備所固有的要素。在沒有更多限制的情況下，由語句“包括一個〃.....”限定的要素，并不排除在包括所述要素的過程、方法、物品或者設(shè)備中還存在另外的相同因素。
[0105]本領(lǐng)域普通技術(shù)人員可以理解:實現(xiàn)上述方法實施例的全部或部分步驟可以通過程序指令相關(guān)的硬件來完成，前述的程序可以存儲在計算機可讀取的存儲介質(zhì)中，該程序在執(zhí)行時，執(zhí)行包括上述方法實施例的步驟;而前述的存儲介質(zhì)包括:ROM、RAM、磁碟或者光盤等各種可以存儲程序代碼的介質(zhì)中。
[0106]最后需要說明的是:以上所述僅為本發(fā)明的較佳實施例，僅用于說明本發(fā)明的技術(shù)方案，并非用于限定本發(fā)明的保護范圍。凡在本發(fā)明的精神和原則之內(nèi)所做的任何修改、等同替換、改進等，均包含在本發(fā)明的保護范圍內(nèi)。
【主權(quán)項】
1.一種驗證協(xié)議的方法，其特征在于，包括: SO:預(yù)先建立預(yù)設(shè)數(shù)量個CPU簇，其中，每個CPU簇中包括:CPU形式化模型和節(jié)點芯片形式化模型； S1:運行每個CPU簇中的所述CPU形式化模型和所述節(jié)點芯片形式化模型，實現(xiàn)CPU簇之間的數(shù)據(jù)交互； S2:根據(jù)所述CRJ形式化模型和所述節(jié)點芯片形式化模型的運行信息，進行協(xié)議驗證。2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述SO，包括: 根據(jù)Intel CPU協(xié)議和節(jié)點控制芯片協(xié)議，建立每個CPU簇中的所述CPU形式化模型和所述節(jié)點芯片形式化模型。3.根據(jù)權(quán)利要求1所述的方法，其特征在于， 所述SI，包括:運行每個CPU簇中的所述CPU形式化模型和所述節(jié)點芯片形式化模型，實現(xiàn)任意兩個CPU簇之間的cache—致性的請求過程。4.根據(jù)權(quán)利要求3所述的方法，其特征在于， 所述CRJ形式化模型，包括:本地代理HA、緩存代理CA; 所述節(jié)點芯片形式化模型，包括:本地處理引擎、遠(yuǎn)端處理引擎； 所述任意兩個CHJ簇包括:第一 CRJ簇、第二 CRJ簇； 所述實現(xiàn)任意兩個CPU簇之間的cache—致性的請求過程，包括: 所述第一 CPU簇中CA向所述第一 CPU簇中的遠(yuǎn)端處理引擎發(fā)送cache—致性請求，所述第一 CPU簇中的遠(yuǎn)端處理引擎將所述cache—致性請求發(fā)送給所述第二 CPU簇的本地處理引擎，所述第二 CPU簇的本地處理引擎將所述cache—致性請求發(fā)送給所述第二 CPU簇的HA; 所述第二 CPU簇的HA將所述cache—致性請求的數(shù)據(jù)回復(fù)發(fā)送給所述第二 CPU簇的CA，所述第二 CPU簇的CA將所述數(shù)據(jù)回復(fù)發(fā)送給所述第二 CPU簇的遠(yuǎn)端處理引擎，所述第二 CPU簇的遠(yuǎn)端處理引擎將所述數(shù)據(jù)回復(fù)發(fā)送給所述第一 CPU簇中的本地處理引擎，所述第一 CPU簇中的本地處理引擎將所述數(shù)據(jù)回復(fù)發(fā)送給所述第一 CPU簇中的HA，所述第一 CPU簇中的HA將所述數(shù)據(jù)回復(fù)發(fā)送給所述第一 (PU簇中的CA，所述第一 CPU簇中的CA處理所述數(shù)據(jù)回復(fù)。5.根據(jù)權(quán)利要求1-4中任一所述的方法，其特征在于，所述SO，包括: 預(yù)先以表格的格式設(shè)置Intel CPU協(xié)議的第一協(xié)議表項，根據(jù)所述第一協(xié)議表項生成所述CPU形式化模型； 預(yù)先以表格的格式設(shè)置節(jié)點控制芯片協(xié)議的第二協(xié)議表項，根據(jù)所述第二協(xié)議表項生成所述節(jié)點芯片形式化模型。6.一種驗證協(xié)議的裝置，其特征在于，包括: 建立單元，用于建立預(yù)設(shè)數(shù)量個CPU簇，其中，每個CPU簇中包括:CPU形式化模型和節(jié)點芯片形式化模型； 運行單元，用于運行每個CPU簇中的所述CPU形式化模型和所述節(jié)點芯片形式化模型，實現(xiàn)CPU簇之間的數(shù)據(jù)交互； 驗證單元，用于根據(jù)所述CPU形式化模型和所述節(jié)點芯片形式化模型的運行信息，進行協(xié)議驗證。7.根據(jù)權(quán)利要求6所述的裝置，其特征在于，所述建立單元，用于根據(jù)IntelCPU協(xié)議和節(jié)點控制芯片協(xié)議，建立每個CPU簇中的所述CPU形式化模型和所述節(jié)點芯片形式化模型。8.根據(jù)權(quán)利要求6所述的裝置，其特征在于， 所述運行單元，用于運行每個CPU簇中的所述CPU形式化模型和所述節(jié)點芯片形式化模型，實現(xiàn)任意兩個CPU簇之間的cache—致性的請求過程。9.根據(jù)權(quán)利要求8所述的裝置，其特征在于， 所述CRJ形式化模型，包括:本地代理HA、緩存代理CA; 所述節(jié)點芯片形式化模型，包括:本地處理引擎、遠(yuǎn)端處理引擎； 所述任意兩個CHJ簇包括:第一 CRJ簇、第二 CRJ簇； 所述運行單元，在執(zhí)行所述實現(xiàn)任意兩個CPU簇之間的cache—致性的請求過程時，用于: 所述第一 CPU簇中CA向所述第一 CPU簇中的遠(yuǎn)端處理引擎發(fā)送cache—致性請求，所述第一 CPU簇中的遠(yuǎn)端處理引擎將所述cache—致性請求發(fā)送給所述第二 CPU簇的本地處理引擎，所述第二 CPU簇的本地處理引擎將所述cache—致性請求發(fā)送給所述第二 CPU簇的HA; 所述第二 CPU簇的HA將所述cache—致性請求的數(shù)據(jù)回復(fù)發(fā)送給所述第二 CPU簇的CA，所述第二 CPU簇的CA將所述數(shù)據(jù)回復(fù)發(fā)送給所述第二 CPU簇的遠(yuǎn)端處理引擎，所述第二 CPU簇的遠(yuǎn)端處理引擎將所述數(shù)據(jù)回復(fù)發(fā)送給所述第一 CPU簇中的本地處理引擎，所述第一 CPU簇中的本地處理引擎將所述數(shù)據(jù)回復(fù)發(fā)送給所述第一 CPU簇中的HA，所述第一 CPU簇中的HA將所述數(shù)據(jù)回復(fù)發(fā)送給所述第一 (PU簇中的CA，所述第一 CPU簇中的CA處理所述數(shù)據(jù)回復(fù)。10.根據(jù)權(quán)利要求6-9中任一所述的裝置，其特征在于，所述建立單元，用于以表格的格式設(shè)置Intel CPU協(xié)議的第一協(xié)議表項，根據(jù)所述第一協(xié)議表項生成所述CPU形式化模型，以表格的格式設(shè)置節(jié)點控制芯片協(xié)議的第二協(xié)議表項，根據(jù)所述第二協(xié)議表項生成所述節(jié)點芯片形式化模型。
【文檔編號】H04L12/24GK105933286SQ201610204332
【公開日】2016年9月7日
【申請日】2016年4月5日
【發(fā)明人】王振江, 王朝輝, 鐘俊華
【申請人】浪潮電子信息產(chǎn)業(yè)股份有限公司