基于emif總線復(fù)用的數(shù)字視頻編解碼傳輸電路的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種基于EMIF總線復(fù)用的數(shù)字視頻編解碼傳輸電路。
【背景技術(shù)】
[0002] 目前，在監(jiān)控行業(yè)中的視頻識別和分析設(shè)備中，因?yàn)槊鎸δ壳疤幚硇酒奶幚砟?力以及接口局限的問題通常做法都是采用雙系統(tǒng)，識別和圖像處理分開進(jìn)行，存在雙系統(tǒng) 間的匹配問題，同時成本很高。

【發(fā)明內(nèi)容】

[0003] 針對上述現(xiàn)有技術(shù)存在的問題，本發(fā)明提供一種基于EMIF總線復(fù)用的數(shù)字視頻 編解碼傳輸電路。
[0004] 為了實(shí)現(xiàn)上述目的，本發(fā)明采用的技術(shù)方案是：一種基于EMIF總線復(fù)用的數(shù)字 視頻編解碼傳輸電路，包括微處理器和FLASH存儲單元，還包括視頻編碼模塊、視頻解碼模 塊、第一Buffer電路和第二Buffer電路，微處理器的第一片選信號電路與FLASH存儲單元 相連，第二片選信號電路和第三片選信號電路分別依次經(jīng)視頻編碼模塊和視頻解碼模塊與 第一Buffer電路和第二Buffer電路相連，微處理器經(jīng)EMIF總線電路分別與FLASH存儲單 元、第一Buffer電路和第二Buffer電路相連。
[0005] 作為優(yōu)選，微處理器的第一控制信號電路和第二控制信號電路分別與第一Buffer 電路和第二Buffer電路相連。
[0006] 與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點(diǎn)在于：充分利用處理器的EMIF接口的帶寬優(yōu)勢， 在系統(tǒng)將EMIF接口應(yīng)用于FLASH接口的情況下，利用專門的視頻編碼和解碼芯片，讓數(shù)字 視頻信號在EMIF接口上傳送和接收。同時通過信號BUFFER芯片對EMIF總線上傳輸?shù)男?號方向進(jìn)行控制，通過片選信號對接入EMIF總線的芯片進(jìn)行選通控制。完全避免各信號間 的干擾。
【附圖說明】
[0007] 圖1為本發(fā)明的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0008] 下面將結(jié)合附圖對本發(fā)明作進(jìn)一步說明。
[0009] 作為本發(fā)明的一種實(shí)施方式，參閱圖1，本發(fā)明包括微處理器和FLASH存儲單元， 還包括視頻編碼模塊、視頻解碼模塊、第一Buffer電路和第二Buffer電路，微處理器的第 一片選信號電路與FLASH存儲單兀相連，第二片選信號電路和第三片選信號電路分別依次 經(jīng)視頻編碼模塊和視頻解碼模塊與第一Buffer電路和第二Buffer電路相連，微處理器經(jīng) EMIF總線電路分別與FLASH存儲單元、第一Buffer電路和第二Buffer電路相連。微處理 器的第一控制信號電路和第二控制信號電路分別與第一Buffer電路和第二Buffer電路相 連。
[0010] FLASH存儲單元通過EMIF總線與系統(tǒng)處理器直接連接，視頻編碼器和視頻解碼器 則通過BUFFER后接入EMIF與系統(tǒng)處理器連接。
[0011] FLASH存儲單元，視頻解碼器，視頻編碼器，分別用片選信號1，片選信號2,片選信 號3連接，系統(tǒng)處理器根據(jù)需要可以分別對FLASH存儲單元，視頻編碼器，視頻解碼器進(jìn)行 使能控制。
[0012] FLASH存儲單元有專門的讀寫控制信號，當(dāng)對應(yīng)需要對FLASH存儲單元進(jìn)行讀寫 操作的時候，可以通過控制讀寫和片選信號對FLASH存儲單元進(jìn)行讀寫操作。
[0013] 連接視頻編碼器的BUFFER，系統(tǒng)處理器通過控制信號1對編碼器的信號傳輸方向 和關(guān)斷控制。
[0014] 連接視頻解碼器的BUFFER，系統(tǒng)處理器通過控制信號2對解碼器的信號傳輸方向 和關(guān)斷控制。
[0015] 整個EMIF復(fù)用電路通過3個片選信號，2個控制信號，1個讀寫控制信號，可以保 證EMIF總線上可以按照系統(tǒng)設(shè)置在需要的時候選通3個芯片中的任何芯片進(jìn)行設(shè)定的操 作。具體選通情況見下表：片選信號，1表示使能，〇表示不使能；控制信號，1表示按照設(shè)定 方向?qū)ǎ?表示信號斷開；讀寫控制信號，1表示讀，0表示寫:_
[0016] _盡管已經(jīng)結(jié)合當(dāng)前認(rèn)作是一個最為實(shí)用和優(yōu)選的實(shí)施例來描述了本發(fā)明，_但應(yīng)當(dāng) 理解，本發(fā)明不限于所公開的實(shí)施例，而相反是旨在涵蓋包括在所附權(quán)利要求的精神和范 圍內(nèi)的多種修改和同等布置。
【主權(quán)項(xiàng)】
1. 一種基于EMIF總線復(fù)用的數(shù)字視頻編解碼傳輸電路，包括微處理器和FLASH存儲 單元，其特征在于：還包括視頻編碼模塊、視頻解碼模塊、第一Buffer電路和第二Buffer電 路，所述微處理器的第一片選信號電路與FLASH存儲單元相連，第二片選信號電路和第三 片選信號電路分別依次經(jīng)視頻編碼模塊和視頻解碼模塊與第一Buffer電路和第二Buffer 電路相連，所述微處理器經(jīng)EMIF總線電路分別與FLASH存儲單元、第一Buffer電路和第二 Buffer電路相連。2. 根據(jù)權(quán)利要求1所述的基于EMIF總線復(fù)用的數(shù)字視頻編解碼傳輸電路，其特征在 于：所述微處理器的第一控制信號電路和第二控制信號電路分別與第一Buffer電路和第 二Buffer電路相連。
【專利摘要】本發(fā)明公開了一種基于EMIF總線復(fù)用的數(shù)字視頻編解碼傳輸電路，包括微處理器和FLASH存儲單元，還包括視頻編碼模塊、視頻解碼模塊、第一Buffer電路和第二Buffer電路，微處理器的第一片選信號電路與FLASH存儲單元相連，第二片選信號電路和第三片選信號電路分別依次經(jīng)視頻編碼模塊和視頻解碼模塊與第一Buffer電路和第二Buffer電路相連，微處理器經(jīng)EMIF總線電路分別與FLASH存儲單元、第一Buffer電路和第二Buffer電路相連。本發(fā)明充分利用處理器的EMIF接口的帶寬優(yōu)勢，在系統(tǒng)將EMIF接口應(yīng)用于FLASH接口的情況下，利用專門的視頻編碼和解碼芯片，讓數(shù)字視頻信號在EMIF接口上傳送和接收。同時通過信號BUFFER芯片對EMIF總線上傳輸?shù)男盘柗较蜻M(jìn)行控制，通過片選信號對接入EMIF總線的芯片進(jìn)行選通控制。完全避免各信號間的干擾。
【IPC分類】H04N19/42, H04N5/14
【公開號】CN105306783
【申請?zhí)枴緾N201410362037
【發(fā)明人】王大剛
【申請人】王大剛
【公開日】2016年2月3日
【申請日】2014年7月28日