基于fpga的通用接口子卡的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明主要涉及到網(wǎng)絡(luò)設(shè)備接口數(shù)據(jù)通信領(lǐng)域，特指一種基于FPGA的通用接口子卡。
【背景技術(shù)】
[0002]隨著技術(shù)的發(fā)展和進(jìn)步，各種通信網(wǎng)絡(luò)越來越多，例如IP網(wǎng)絡(luò)、ATM網(wǎng)絡(luò)、SDH網(wǎng)絡(luò)等。它們都需要一個(gè)核心的網(wǎng)絡(luò)交換設(shè)備處理來自不同網(wǎng)絡(luò)接口設(shè)備的數(shù)據(jù)，并輔以各種不同的通信手段、不同的傳輸協(xié)議，一起構(gòu)成了各有專長又互相融合的通信網(wǎng)絡(luò)系統(tǒng)。但是，傳統(tǒng)的包含CPU或者NPU等處理器的網(wǎng)絡(luò)設(shè)備板卡接口類型不夠豐富，并且單獨(dú)設(shè)計(jì)通信板卡成本較高。

【發(fā)明內(nèi)容】

[0003]本發(fā)明要解決的技術(shù)問題就在于:針對現(xiàn)有技術(shù)存在的技術(shù)問題，本發(fā)明提供一種結(jié)構(gòu)簡單緊湊、成本低廉、能夠提高報(bào)文控制和數(shù)據(jù)通信靈活性的基于FPGA的通用接口子卡。
[0004]為解決上述技術(shù)問題，本發(fā)明采用以下技術(shù)方案:
[0005]一種基于FPGA的通用接口子卡，包括:
[0006]數(shù)據(jù)接口格式轉(zhuǎn)換模塊，用來將報(bào)文數(shù)據(jù)從該接口的數(shù)據(jù)格式轉(zhuǎn)換為FPGA內(nèi)部一種統(tǒng)一的數(shù)據(jù)格式；
[0007]端口分配模塊，用來識(shí)別報(bào)文數(shù)據(jù)的來源接口，并為該報(bào)文數(shù)據(jù)分配一個(gè)唯一的、表征該接口的8位全局端口號(hào)；
[0008]匹配控制模塊，用來根據(jù)軟件下發(fā)的報(bào)文中攜帶的端口號(hào)信息決定此報(bào)文數(shù)據(jù)的發(fā)送去向；
[0009]管理接口格式轉(zhuǎn)換模塊，用來將報(bào)文數(shù)據(jù)從FPGA內(nèi)部統(tǒng)一的數(shù)據(jù)格式轉(zhuǎn)換為該接口的數(shù)據(jù)格式。
[0010]作為本發(fā)明的進(jìn)一步改進(jìn):所述數(shù)據(jù)接口格式轉(zhuǎn)換模塊與主控辦卡相連，所述主控板卡對接收到的報(bào)文處理完畢后，按照接口之間的通信需求，對接收到的數(shù)據(jù)進(jìn)行封裝，并按照對應(yīng)的接口協(xié)議送到相應(yīng)接口，實(shí)現(xiàn)接口之間的互相通信。
[0011]作為本發(fā)明的進(jìn)一步改進(jìn):所述接口子卡的前面板上包含兩種類型的數(shù)據(jù)接口:以太網(wǎng)接口和LVDS接口。
[0012]與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點(diǎn)在于:
[0013]1、本發(fā)明的基于FPGA的通用接口子卡，為基于FPGA的通用接口子卡，其將不同接口的數(shù)據(jù)轉(zhuǎn)化為統(tǒng)一接口的數(shù)據(jù)，由CPU或者NPU等處理器進(jìn)行處理，既可以降低成本，又可以提高報(bào)文控制、數(shù)據(jù)通信的靈活性。
[0014]2、本發(fā)明的基于FPGA的通用接口子卡，設(shè)計(jì)簡單有效、資源占用少、成本低廉，滿足了工程需求。
【附圖說明】
[0015]圖1是本發(fā)明的拓?fù)浣Y(jié)構(gòu)示意圖。
[0016]圖2是本發(fā)明在一個(gè)具體應(yīng)用實(shí)例中的詳細(xì)系統(tǒng)結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0017]以下將結(jié)合說明書附圖和具體實(shí)施例對本發(fā)明做進(jìn)一步詳細(xì)說明。
[0018]如圖1所示，本發(fā)明的基于FPGA的通用接口子卡，包括:
[0019]數(shù)據(jù)接口格式轉(zhuǎn)換模塊，用來將報(bào)文數(shù)據(jù)從該接口的數(shù)據(jù)格式轉(zhuǎn)換為FPGA內(nèi)部一種統(tǒng)一的數(shù)據(jù)格式；
[0020]端口分配模塊，用來識(shí)別報(bào)文數(shù)據(jù)的來源接口，并為該報(bào)文數(shù)據(jù)分配一個(gè)唯一的、表征該接口的8位全局端口號(hào)；
[0021]匹配控制模塊，用來根據(jù)軟件下發(fā)的報(bào)文中攜帶的端口號(hào)信息決定此報(bào)文數(shù)據(jù)的發(fā)送去向；
[0022]管理接口格式轉(zhuǎn)換模塊，用來將報(bào)文數(shù)據(jù)從FPGA內(nèi)部統(tǒng)一的數(shù)據(jù)格式轉(zhuǎn)換為該接口的數(shù)據(jù)格式。
[0023]通過采用上述結(jié)構(gòu)，通用接口子卡的功能是接口板卡可以將不同接口的報(bào)文數(shù)據(jù)進(jìn)行統(tǒng)一化處理傳輸后，通過管理接口與主控板卡進(jìn)行通信，數(shù)據(jù)由主控板卡上的CPU或者NPU等處理器進(jìn)一步處理，主控板卡對接收到的報(bào)文處理完畢后，按照接口之間的通信需求，對接收到的數(shù)據(jù)進(jìn)行封裝，并按照對應(yīng)的接口協(xié)議送到相應(yīng)接口，實(shí)現(xiàn)接口之間的互相通信。也就是說，本發(fā)明能夠?qū)碜圆煌涌诘臄?shù)據(jù)轉(zhuǎn)化為統(tǒng)一的接口數(shù)據(jù)，由CPU或者NPU等處理器進(jìn)行處理，既可以降低成本，又可以提高報(bào)文控制、數(shù)據(jù)通信的靈活性。
[0024]在較佳的實(shí)施例中，本發(fā)明接口子卡可以與其他板卡共同組成一套完整的系統(tǒng)，系統(tǒng)硬件總體上米用 Compact Peripheral Component Interconnect (CPCI)架構(gòu)。
[0025]在較佳的實(shí)施例中，進(jìn)一步還可以在本發(fā)明的接口子卡的前面板上包含兩種類型的數(shù)據(jù)接口:以太網(wǎng)接口和LVDS接口。
[0026]參見圖2所示，為本發(fā)明通用接口子卡在一個(gè)具體應(yīng)用實(shí)例中的詳細(xì)系統(tǒng)結(jié)構(gòu)示意圖。假設(shè)接口子卡總共包含η個(gè)接口，其中m個(gè)以太網(wǎng)接口，k個(gè)Ivds接口。選取了一個(gè)以太網(wǎng)口作為管理接口，負(fù)責(zé)與主控板卡通信交互。接口之間互相通信需經(jīng)過兩條通路，包括數(shù)據(jù)上行通路和數(shù)據(jù)下行通路。經(jīng)過軟硬件交互從而達(dá)到通信目的。
[0027]數(shù)據(jù)上行通路具體工作流程如下:
[0028]當(dāng)以太網(wǎng)(或LVDS)接口接收到通信數(shù)據(jù)時(shí)，首先經(jīng)過以太網(wǎng)接收(或LVDS接收)模塊完成數(shù)據(jù)格式的轉(zhuǎn)換，統(tǒng)一轉(zhuǎn)換為FPGA內(nèi)部數(shù)據(jù)傳輸格式。然后，通過輪詢模塊輪詢各個(gè)接口收到的數(shù)據(jù)，保證每個(gè)接口都不會(huì)遺漏。端口分配模塊接收到輪詢后送過來的數(shù)據(jù)報(bào)文，則根據(jù)內(nèi)部數(shù)據(jù)格式中輸入端口號(hào)的標(biāo)識(shí)在報(bào)文頭部添加8位的端口號(hào)，組裝后將數(shù)據(jù)發(fā)送給CRC生成模塊，從而方便后面軟件對接收到的報(bào)文進(jìn)行識(shí)別處理。CRC生成模塊對添加端口號(hào)信息后的報(bào)文數(shù)據(jù)重新計(jì)算CRC，覆蓋原有的報(bào)文幀校驗(yàn)信息。最后，以太網(wǎng)發(fā)送模塊將送來的報(bào)文數(shù)據(jù)轉(zhuǎn)換為該接口的數(shù)據(jù)格式后發(fā)送給主控板卡處理。
[0029]數(shù)據(jù)下行通路具體工作流程如下:
[0030]當(dāng)管理接口接收到主控板下發(fā)的報(bào)文后，立刻經(jīng)過以太網(wǎng)接收模塊將該接口格式的數(shù)據(jù)轉(zhuǎn)換為內(nèi)部格式數(shù)據(jù)。然后通過端口刪除模塊將主控板在報(bào)文頭部添加的端口號(hào)信息和報(bào)文尾部的幀校驗(yàn)信息刪除掉。匹配控制模塊則根據(jù)內(nèi)部數(shù)據(jù)格式中輸入端口號(hào)的標(biāo)識(shí)，對接收到的報(bào)文分為兩類送到相應(yīng)模塊。發(fā)送到以太網(wǎng)接口的報(bào)文需要在報(bào)文尾部添加幀校驗(yàn)信息，因此需要經(jīng)過CRC生成模塊，對刪除掉端口號(hào)信息和幀校驗(yàn)信息的報(bào)文重新計(jì)算CRC，附加到報(bào)文尾部；而發(fā)送到LVDS接口的報(bào)文只需要經(jīng)過輸出輪詢模塊輪詢輸出到相應(yīng)接口即可。最后，以太網(wǎng)發(fā)送(LVDS發(fā)送)模塊將送來的報(bào)文數(shù)據(jù)轉(zhuǎn)換為相應(yīng)接口要求的格式發(fā)送出去。
[0031]經(jīng)過上述流程，該接口子卡的任何接口之間都可以完成正常的通信需求。
[0032]以上僅是本發(fā)明的優(yōu)選實(shí)施方式，本發(fā)明的保護(hù)范圍并不僅局限于上述實(shí)施例，凡屬于本發(fā)明思路下的技術(shù)方案均屬于本發(fā)明的保護(hù)范圍。應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明原理前提下的若干改進(jìn)和潤飾，應(yīng)視為本發(fā)明的保護(hù)范圍。
【主權(quán)項(xiàng)】
1.一種基于FPGA的通用接口子卡，其特征在于，包括: 數(shù)據(jù)接口格式轉(zhuǎn)換模塊，用來將報(bào)文數(shù)據(jù)從該接口的數(shù)據(jù)格式轉(zhuǎn)換為FPGA內(nèi)部一種統(tǒng)一的數(shù)據(jù)格式； 端口分配模塊，用來識(shí)別報(bào)文數(shù)據(jù)的來源接口，并為該報(bào)文數(shù)據(jù)分配一個(gè)唯一的、表征該接口的8位全局端口號(hào)； 匹配控制模塊，用來根據(jù)軟件下發(fā)的報(bào)文中攜帶的端口號(hào)信息決定此報(bào)文數(shù)據(jù)的發(fā)送去向； 管理接口格式轉(zhuǎn)換模塊，用來將報(bào)文數(shù)據(jù)從FPGA內(nèi)部統(tǒng)一的數(shù)據(jù)格式轉(zhuǎn)換為該接口的數(shù)據(jù)格式。2.根據(jù)權(quán)利要求1所述的基于FPGA的通用接口子卡，其特征在于，所述數(shù)據(jù)接口格式轉(zhuǎn)換模塊與主控辦卡相連，所述主控板卡對接收到的報(bào)文處理完畢后，按照接口之間的通信需求，對接收到的數(shù)據(jù)進(jìn)行封裝，并按照對應(yīng)的接口協(xié)議送到相應(yīng)接口，實(shí)現(xiàn)接口之間的互相通信。3.根據(jù)權(quán)利要求1或2所述的基于FPGA的通用接口子卡，其特征在于，所述接口子卡的前面板上包含兩種類型的數(shù)據(jù)接口:以太網(wǎng)接口和LVDS接口。
【專利摘要】本發(fā)明公開了一種基于FPGA的通用接口子卡，包括：數(shù)據(jù)接口格式轉(zhuǎn)換模塊，用來將報(bào)文數(shù)據(jù)從該接口的數(shù)據(jù)格式轉(zhuǎn)換為FPGA內(nèi)部一種統(tǒng)一的數(shù)據(jù)格式；端口分配模塊，用來識(shí)別報(bào)文數(shù)據(jù)的來源接口，并為該報(bào)文數(shù)據(jù)分配一個(gè)唯一的、表征該接口的8位全局端口號(hào)；匹配控制模塊，用來根據(jù)軟件下發(fā)的報(bào)文中攜帶的端口號(hào)信息決定此報(bào)文數(shù)據(jù)的發(fā)送去向；管理接口格式轉(zhuǎn)換模塊，用來將報(bào)文數(shù)據(jù)從FPGA內(nèi)部統(tǒng)一的數(shù)據(jù)格式轉(zhuǎn)換為該接口的數(shù)據(jù)格式。本發(fā)明具有結(jié)構(gòu)簡單緊湊、成本低廉、能夠提高報(bào)文控制和數(shù)據(jù)通信靈活性等優(yōu)點(diǎn)。
【IPC分類】H04L12/02
【公開號(hào)】CN105227325
【申請?zhí)枴緾N201510671312
【發(fā)明人】蘇金樹, 毛席龍, 趙寶康, 趙國鴻, 崔向東, 陳一驕, 韓彪, 胡世鋒
【申請人】中國人民解放軍國防科學(xué)技術(shù)大學(xué)
【公開日】2016年1月6日
【申請日】2015年10月16日