專利名稱：Pcm帶內(nèi)話外勤務(wù)通信接口機(jī)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種有線通信接口機(jī)，特別是電信脈碼調(diào)制設(shè)備(PCM)上所用的通信接口機(jī)。
郵電局各級(jí)維護(hù)運(yùn)行部門為了適時(shí)保障程控交換機(jī)的正常運(yùn)行，設(shè)置了一些設(shè)備監(jiān)控系統(tǒng)平臺(tái)。例如，配線架故障監(jiān)測(cè)系統(tǒng)平臺(tái)；動(dòng)力設(shè)備系統(tǒng)監(jiān)控平臺(tái)；充氣電纜氣壓監(jiān)控平臺(tái)；程控交換機(jī)系統(tǒng)故障綜合網(wǎng)管平臺(tái)等等。一般各級(jí)監(jiān)控中心站設(shè)立在市、縣級(jí)運(yùn)維部門，通過電話線連接到遠(yuǎn)端各局及無人機(jī)房的各設(shè)備監(jiān)控點(diǎn)。這些點(diǎn)占用一個(gè)固定的電話號(hào)碼，涉及一條PCM線。經(jīng)常各個(gè)系統(tǒng)自配一套電話網(wǎng)絡(luò)線。上述現(xiàn)狀存在的問題是1、監(jiān)控系統(tǒng)這些低速率的信息傳輸系統(tǒng)長(zhǎng)期大量的占用用戶電話號(hào)碼與PCM中繼線路資源，形成了很高的線路租用代價(jià)。2、有些系統(tǒng)需要數(shù)據(jù)可靠性指標(biāo)，還增加昂貴的調(diào)制解調(diào)設(shè)備，又增加了可觀的費(fèi)用。3、有些直接在線路上使用雙音頻碼通信的監(jiān)控系統(tǒng)，故障量稍大就會(huì)影響數(shù)據(jù)的適時(shí)性與安全性。4、采用各種有線網(wǎng)絡(luò)手段通信的系統(tǒng)，除了占用用戶線路資源外，還有一筆較大的網(wǎng)絡(luò)設(shè)備開銷。
本實(shí)用新型的目的就是為了解決上述問題，提供一種可節(jié)省用戶電話線路和PCM中繼線路資源，也不對(duì)用戶資源(程控機(jī))產(chǎn)生任何影響，使通信成本大大降低的PCM帶內(nèi)話外勤務(wù)通信接口機(jī)。
本實(shí)用新型的技術(shù)解決方案一種PCM帶內(nèi)話外勤務(wù)通信接口機(jī)，其特征在于它由發(fā)送中繼模塊、接收中繼模塊、發(fā)送與接收鎖相環(huán)(亦可采用數(shù)字鎖相環(huán)芯片MT8941)、發(fā)送與接收邏輯控制器(亦可采用接口控制芯片MT8920B)、微處理器及時(shí)鐘、接口模塊和速率選擇開關(guān)組成。發(fā)送中繼模塊的E1輸入口與電信局?jǐn)?shù)字程控交換機(jī)的發(fā)送方向E1口相連接，其輸出與電信局同端光端機(jī)的輸入E1口相連；上述光端機(jī)E1口的輸出與接收中繼模塊的E1輸入口相連，接收中繼模塊的E1輸出與電信局同端數(shù)字程控交換機(jī)的接收方向E1輸入口相連。發(fā)送中繼模塊和接收中繼模塊的幀脈沖及各時(shí)鐘同步信號(hào)分別通過發(fā)送和接收鎖相環(huán)環(huán)回相關(guān)端，同時(shí)又與發(fā)送和接收邏輯控制器的對(duì)應(yīng)同步信號(hào)端相連。發(fā)送和接收邏輯控制器的數(shù)據(jù)接口與微處理器的數(shù)據(jù)端相連，發(fā)送和接收邏輯控制器的控制總線輸入和輸出端還與發(fā)送中繼模塊和接收中繼模塊的對(duì)應(yīng)控制端及同步信號(hào)端相連，微處理器的串行輸出口通過接口模塊與電信局同端所連的數(shù)據(jù)終端相連，微處理器的輸出輸入口與速率選擇開關(guān)相連。
本實(shí)用新型利用PCM30/32一次群時(shí)隙0的空余Sn勤務(wù)比特上發(fā)送和接收數(shù)據(jù)，在PCM光端機(jī)間傳送異步低速數(shù)據(jù)的通信接口。上述接口機(jī)使用時(shí)串接在程控交換機(jī)的數(shù)字中繼與光端機(jī)之間。它除了對(duì)PCM一次群幀結(jié)構(gòu)中的時(shí)隙0的勤務(wù)比特空余位進(jìn)行插入與提取外，對(duì)幀結(jié)構(gòu)中的其余比特均透明傳輸，因而本接口機(jī)具有不占用用戶資源，也不對(duì)用戶資源產(chǎn)生任何影響的優(yōu)點(diǎn)。它可廣泛應(yīng)用在電信局的維護(hù)中心與遠(yuǎn)端被監(jiān)控局及無人機(jī)房間傳輸控制與狀態(tài)監(jiān)控信息等工作場(chǎng)合。本實(shí)用新型在多年設(shè)計(jì)七號(hào)信令檢測(cè)儀基礎(chǔ)上提出的本接口機(jī)設(shè)計(jì)，以運(yùn)維中心到遠(yuǎn)端各被監(jiān)測(cè)局(點(diǎn))間固有的PCM中繼線為傳輸信息介質(zhì)，運(yùn)用帶內(nèi)話外高科技手段，節(jié)省局間運(yùn)維部門低速數(shù)據(jù)通信占用用戶信道資源與相關(guān)設(shè)備高額開銷的同時(shí)，向兩端用戶提供廉價(jià)通信通道和標(biāo)準(zhǔn)的RS232串行數(shù)據(jù)接口，支持4800PBS的全雙工異步數(shù)據(jù)通信，并且不對(duì)用戶資源(程控機(jī))產(chǎn)生任何影響。異步通信的數(shù)據(jù)格式為一個(gè)起始位+八個(gè)數(shù)據(jù)據(jù)位+一個(gè)停止位。其線路結(jié)構(gòu)簡(jiǎn)單，生產(chǎn)容易，器件科技含量高，性能穩(wěn)定，可大大節(jié)省用戶電話線路和PCM中繼線路資源，使通信成本大大降低，工作可靠性增強(qiáng)，具有廣闊的市場(chǎng)前景。


圖1是本實(shí)用新型的應(yīng)用原理框圖；圖2是本實(shí)用新型的電原理圖；圖3是本實(shí)用新型采用配套集成芯片實(shí)現(xiàn)的電原理圖；圖4是本實(shí)用新型的邏輯控制器集成后的電原理圖；如圖1，本實(shí)用新型由發(fā)送中繼模塊、接收中繼模塊、發(fā)送與接收鎖相環(huán)(亦可采用數(shù)字鎖相環(huán)芯片MT8941)、發(fā)送與接收邏輯控制器(亦可采用接口控制芯片MT8920B)、微處理器及時(shí)鐘、接口模塊和速率選擇開關(guān)組成，發(fā)送中繼模塊的E1輸入口(W1)與電信局?jǐn)?shù)字程控交換機(jī)的發(fā)送方向E1口相連，其輸出W2與電信局同端光端機(jī)的輸入E1口相連，上述光端機(jī)E1口輸出與接收中繼模塊的E1輸入口W3相連，接收中繼模塊的E1輸出與電信局同端數(shù)字程控交換機(jī)的接收方向E1輸入口相連接，發(fā)送中繼模塊和接收中繼模塊的幀脈沖及各時(shí)鐘同步信號(hào)分別通過發(fā)送和接收鎖相環(huán)環(huán)回相關(guān)端，同時(shí)又與發(fā)送和接收邏輯控制器的對(duì)應(yīng)同步信號(hào)端相連，發(fā)送和接收邏輯控制器的數(shù)據(jù)接口與微處理器的數(shù)據(jù)端相連，發(fā)送和接收邏輯控制器的控制總線輸入和輸出端還與發(fā)送中繼模塊和接收中繼模塊的對(duì)應(yīng)控制端相連。微處理器的串行輸出口通過接口模塊與電信局同端所連接的數(shù)據(jù)終端相連，微處理器的輸入口與速率選擇開關(guān)相連。上述電信局同端光端機(jī)的輸入與輸出信號(hào)通過光纖與遠(yuǎn)端局光端機(jī)相連，上述遠(yuǎn)端局光端機(jī)與遠(yuǎn)端數(shù)字程控交換機(jī)之間亦接有通信接口機(jī)，上述通信接口機(jī)的結(jié)構(gòu)和原理與前述在運(yùn)維中心所接入的通信接口機(jī)完全相同，只是遠(yuǎn)端通信接口機(jī)的輸出與遠(yuǎn)端局?jǐn)?shù)據(jù)終端相連。
本實(shí)用新型的具體電路如圖2，發(fā)送中繼模塊由中繼集成塊U1(型號(hào)可為MH89790B)、輸入變壓器T1、輸出變壓器T2及外圍電阻、電容和電感構(gòu)成。發(fā)送中繼模塊的輸入從其輸入變壓器T1的初級(jí)引出，接電信局?jǐn)?shù)字程控交換機(jī)的發(fā)送方向E1接口；發(fā)送中繼模塊的輸出從U1的輸出端PADO(P24腳、P33腳)引出接電信局運(yùn)維中心同端光端機(jī)的輸入。發(fā)送中繼模塊的幀脈沖及各時(shí)鐘信號(hào)輸入和輸出(E20、E8K0、FOI、C2I)端分別從U1的對(duì)應(yīng)端引出接發(fā)送鎖相環(huán)電路同步后環(huán)回相關(guān)端，發(fā)送中繼模塊的控制總線輸入端和輸出端(CSTI1、CSTI0、CSTO端)亦從U1的對(duì)應(yīng)端引出接發(fā)送邏輯控制器，交替數(shù)據(jù)反向端ADI接地，發(fā)送中繼模塊U1的數(shù)據(jù)總線輸入和輸出端DSTI和DSTO用短路線連接，保證時(shí)隙0外的時(shí)隙都透明通過的同時(shí)，將發(fā)送邏輯控制器復(fù)接后的時(shí)隙0內(nèi)容一起經(jīng)W2口發(fā)送到光端機(jī)的輸入E1口傳向遠(yuǎn)端局。
接收中繼模塊與發(fā)送中繼模塊的電路相同，它由中繼集成塊U2(型號(hào)可為MH89790B)、輸入變壓器T3、輸出變壓器T4及外圍電阻、電容和電感構(gòu)成。接收中繼模塊輸入從其輸入變壓器T3的初級(jí)引出接電信局同端光端機(jī)的信號(hào)發(fā)送E1口，接收中繼模塊的輸出從U2的輸出端(P24腳、P33腳)引出接電信局同端程控交換機(jī)的E1口輸入端，接收中繼模塊的幀脈沖與各時(shí)鐘信號(hào)輸入端和輸出端(E20、E8K0、F0I、C2I)分別從U2的對(duì)應(yīng)端引出接接收鎖相環(huán)電路同步后環(huán)回相關(guān)端，接收中繼模塊的控制總線輸入和輸出端亦從U2的對(duì)應(yīng)端引出接接收邏輯控制器，交替數(shù)據(jù)反向端ADI接地，U2的數(shù)據(jù)總線輸入和輸出端DST1和DST0用短路線連接，將接收邏輯控制器復(fù)接后的時(shí)隙0和其它時(shí)隙經(jīng)W4口傳送到運(yùn)維中心端數(shù)字程控交換機(jī)。
發(fā)送鎖相環(huán)電路由鎖相環(huán)集成塊U3(型號(hào)可為4046)及其濾波網(wǎng)絡(luò)和整形同步電路構(gòu)成，其中R7一端接地，另一端與U3的R1端相連，R8、R9和C4串接，C4的另一端接地，R8、R9的連接點(diǎn)與U3的VCOIN端相連，R8的另一端接U3的P2端。整形同步電路由反向器U6A、D觸發(fā)器U4A(型號(hào)可為74LS74)、D觸發(fā)器U7A(型號(hào)可為74LS74)、或門U8A、U8B和D觸發(fā)器U7B構(gòu)成。U3的CIN輸入端與D觸發(fā)器U4A的Q輸出相連(/Q環(huán)回到D端、PR和L端接電源正極)，U3的VCOUT輸出端與反向器U6A的輸入相連，同時(shí)與整形同步電路中D觸發(fā)器U7B的時(shí)鐘端相連，鎖相電路中D觸發(fā)器U4A的輸出端Q同時(shí)還與整形同步電路中D觸發(fā)器U7A的時(shí)鐘端和U8B的輸入端相連。整形同步電路U7A的/Q端連接到或門U8A的輸入端，或門U8A的輸出端連接到或門U8B的輸入端，或門U8B的輸出端連接到D觸發(fā)器U7B的D輸入端。觸發(fā)器U7A、U7B、U9A、U9B的控制端PR與復(fù)位端L都接電源正極。上述電路根據(jù)U1提供的8KHz時(shí)鐘同步產(chǎn)生其它系統(tǒng)時(shí)鐘。
接收鎖相環(huán)電路與發(fā)送鎖相環(huán)電路相同，它亦由鎖相環(huán)集成塊U5及其濾波網(wǎng)絡(luò)(由電阻R10，R11，R12和電容C6構(gòu)成)、整形同步電路(由反相器U6B、D觸發(fā)器U4B、D觸發(fā)器U9A、或門U8C、U8D、D觸發(fā)器U9B構(gòu)成)組成，其接法也完全相同。上述電路根據(jù)U2提供的8KHz時(shí)鐘同步產(chǎn)生其它系統(tǒng)時(shí)鐘。
發(fā)送鎖相環(huán)和接收鎖相環(huán)的第一路輸入分別從其U3和U5的信號(hào)輸入端SIN引出，分別與發(fā)送中繼模塊和接收中繼模塊中U1、U2的2M時(shí)鐘輸出端E20相連；第二路輸入分別從其整形同步電路U7A、U9A的輸入端和U8A、U8C的輸入端引出，分別與發(fā)送中繼模塊和接收中繼模塊U1、U2的8KHz時(shí)鐘輸出端E8KO相連。發(fā)送鎖相環(huán)和接收鎖相環(huán)的第一路輸出分別從其整形同步電路中D觸發(fā)器U4A、U4B的輸出端Q引出，分別與發(fā)送中繼模塊和接收中繼模塊U1、U2的2M時(shí)鐘輸入端(C2I)相連；還分別與發(fā)送和接收邏輯控制器的對(duì)應(yīng)與時(shí)鐘信號(hào)端相連。發(fā)送鎖相環(huán)和接收鎖相環(huán)的第二路輸出分別從其整形同步電路中D觸發(fā)器U7B、U9B的輸出端Q引出，分別與發(fā)送中繼模塊和接收中繼模塊中U1、U2的幀脈沖輸入端F0I相連；還分別與發(fā)送和接收邏輯控制器的對(duì)應(yīng)幀脈沖號(hào)端相連。
發(fā)送邏輯控制器由時(shí)隙電路、主控字寫入電路、數(shù)據(jù)復(fù)接電路和時(shí)隙轉(zhuǎn)換電路組成，其中時(shí)隙電路由反相器U10A、U10B、二進(jìn)制計(jì)數(shù)U11、U12(型號(hào)均可為74LS393)、譯碼器U14(型號(hào)可為74LS138)、譯碼器U15(型號(hào)可為74LS139)、或非門U13(型號(hào)可為7425)和反向器U16(型號(hào)可為74LS04)構(gòu)成。U10A的輸出分別與計(jì)數(shù)器U11的輸入和或非門U13的輸入相連，U10B的輸出分別與U11A和U12的清除端相連。U11A的QA、QB、QC輸出端分別接或非門U13的對(duì)應(yīng)輸入端，同時(shí)又與數(shù)據(jù)復(fù)接電路U25、U26、U29的輸入相連；U11的QD輸出端接U12的輸入A，同時(shí)又與譯碼器U14的輸入A相連，U12的QA、QB輸出端接譯碼器U14的B、C，U12的QC、QD輸出端分別接譯碼器U15的輸入端A、B，計(jì)數(shù)器U12的QC輸出端同時(shí)又與主控字寫入電路的輸入端相連。譯碼器U14、U15的輸出與數(shù)據(jù)復(fù)接電路和時(shí)隙電路相連。譯碼U14的控制端G1接電源正極，G2A、G2B接地。譯碼U15的G端接地。上述電路把發(fā)送鎖相環(huán)提供的同步時(shí)鐘細(xì)化成各時(shí)隙節(jié)拍。
發(fā)送邏輯控制器的主控字寫入電路由并串轉(zhuǎn)換器U17、或門電路U18、反相器U19、或門U20、三態(tài)門U21構(gòu)成。并串轉(zhuǎn)換器U17的輸入端E、F、H分別接電源正極；其輸入端SER、A、B、C、D和G端接地。并串轉(zhuǎn)換U17的時(shí)鐘端與時(shí)隙電路反相器U10A的輸入相接，并串轉(zhuǎn)換器U17的輸入控制端INH接或門U18的輸出?；蜷TU18的輸入一路連接到時(shí)隙電路的譯碼器U14的Y7輸出端；另一路通過反相U19連接到時(shí)隙電路計(jì)數(shù)器U12的QC輸出端。并串轉(zhuǎn)換器U17的同步端SH/CD連接反相器U16的輸出。主控字寫入電路并串轉(zhuǎn)換器U17的輸出QH連接到發(fā)送中繼模塊U1的控制總線輸入0端?；蜷TU20(74LS32)的輸入端分別連接時(shí)隙電路中譯碼器U14(74LS138)的Y1輸出端和譯碼器U15(74LS139)的Y2輸出端；其輸出連接三態(tài)門U21(74LS125)的控制端，上述三態(tài)門U21的輸入接地，輸出連接到發(fā)送中繼模塊U1的控制總線輸入1端。上述電路把U1的控制總線輸入0(CST10)的時(shí)隙15，31外時(shí)隙置00000000B，主控字1和2置為10110000B，時(shí)隙18的主控字3置為0。
發(fā)送邏輯控制器的數(shù)據(jù)復(fù)接電路由6D觸發(fā)器U22(74LS174)、并串轉(zhuǎn)換器U23(74LS165)、三態(tài)門U24(74LS125)、與非門U25(74LS00)、或門U26(74LS32)、與門U27(74LS08)、或門U28(74LS32)、反相器U29(74LS04)和或門U30(74LS32)構(gòu)成。6D觸發(fā)器U22的輸入D1-D6與微處理器U31相連，U22的輸出端Q1連接并串轉(zhuǎn)換器U23的SEK和A輸入端，其輸出端Q2、Q3、Q4、5對(duì)應(yīng)連接到并串轉(zhuǎn)換器U23相應(yīng)的B、C、D、E端；U22的輸入控制端連接微處理器U31的WR端。并串轉(zhuǎn)換器U23時(shí)鐘端接時(shí)隙電路反向器U10A的輸入端，U23控制端INH接地，其同步端SH/CD與時(shí)隙電路U16的輸出端連接，U23輸出接三態(tài)門U24(74CS125)輸入。三態(tài)門輸出接發(fā)送中繼模塊U1控制總線輸入1端。與非門U25(74LS00)的兩輸入端連接到時(shí)隙電路計(jì)數(shù)器U11的輸出QA、QB端，其輸出接或門U26(74LS32)的輸入端2?；蜷TU26的另一輸入端連接時(shí)隙電路計(jì)數(shù)器U11的Qc輸出端，上述或門輸出連接與門U27(74LS08)輸入端，與門U27的另一輸入通過反向器U29(74LS04)連接到或門U26的1輸入端，與門U27的輸出連接或門U28的輸入?；蜷TU28的另一輸入與或門U30輸出端連接。或門U30一路輸入連接時(shí)隙電路譯碼器U14的輸出y1端；另一路輸入連接到上述時(shí)隙電路譯碼器U15的輸出y2端；或門U28的輸出接三態(tài)門U24的控制端，同時(shí)接時(shí)隙轉(zhuǎn)換電路與非門U32的輸出端。上述電路把U1的控制總線輸入1(CSTi1)的時(shí)隙17的位0-4插入欲發(fā)送的數(shù)據(jù)。
發(fā)送邏輯控制器的時(shí)隙轉(zhuǎn)換電路由與非門U32(74LS01)、三態(tài)門U33(74LS125)構(gòu)成，與非門U32的輸入接數(shù)據(jù)復(fù)接電路的或門U28的輸出端；另一輸入接主控字寫入電路或門U20的輸出端。上述與非門U32的輸出接三態(tài)門U33的控制端，三態(tài)門U33的輸入端連接發(fā)送中繼模塊U1的控制總線輸出端CSTO，三態(tài)門U33的輸出接數(shù)據(jù)復(fù)接電路的輸出三態(tài)門U24的輸出端。上述電路把U1的控制總線輸出端的相關(guān)時(shí)隙環(huán)回控制總線輸入1。
發(fā)送邏輯控制器的第一路輸入從其時(shí)隙電路的反向器U10A的輸入端引出，連接到發(fā)送鎖相環(huán)電路U4A的輸出端。第二路輸入從其時(shí)隙電路反向器U10B的輸入端引出，連接到發(fā)送鎖相環(huán)電路U7B的輸出端。第三路輸入從時(shí)隙轉(zhuǎn)換電路三態(tài)門U33的輸入端引出，與發(fā)送中繼模塊CSTO控制總線輸出端連接。第四路輸入由數(shù)據(jù)復(fù)接電路6D觸發(fā)器U22的輸入端5路信號(hào)引出，分別與微處理器U31的P1口相應(yīng)數(shù)據(jù)口連接；其觸發(fā)器時(shí)鐘端與微處理器U31的寫數(shù)據(jù)控制端WR連接。第五路輸入是0輸入，由主控字寫入電路三態(tài)門U21的輸入端引入。發(fā)送邏輯控制器的輸出第一路由主控字寫入電路并串轉(zhuǎn)換器U17的輸入引出，連接到發(fā)送中繼模塊U1的控制總線輸入0端。第二路輸出由數(shù)據(jù)復(fù)接電路三態(tài)門U24的輸出引出，連接發(fā)送中繼模塊U1的控制總線輸入1端。
接收邏輯控制器的時(shí)隙電路，主控字寫入電路與發(fā)送邏輯控制器的時(shí)隙電路與主控字寫入電路相同，它亦由時(shí)隙電路反向器U34A、U34；二進(jìn)制記數(shù)器U35、U36；或非門U37、譯碼器U38、U39；反向器U40和主控字寫入電路串并轉(zhuǎn)換器U41、或門U42、反向器U43、或門U49、三態(tài)門U50組成，其接法也完全相同。上述電路把接收鎖相環(huán)提供的同步時(shí)鐘細(xì)化成各時(shí)隙節(jié)拍；把U2的控制總線輸入0(CST10)的時(shí)隙15，31外時(shí)隙置00000000B，主控字1和2置為10110000B，時(shí)隙18的主控字3置為0。
接收邏輯控制器的數(shù)據(jù)復(fù)接電路由或門U44(74LS32)、反向器U45A、U45B(74LS04)、與門U46(74LS08)、串并轉(zhuǎn)換器U47(74LS164)和八D觸發(fā)器U48(74LS374)構(gòu)成。其中或門U44的輸入端一路接接收時(shí)隙電路譯碼器U38的輸出Y1端；另一路接接收時(shí)隙電路譯碼器U39的Y2端。或門U44的輸出一路通過反向器U45B接與門U46的輸入端；另一路輸出接八D觸發(fā)器U48的時(shí)鐘端。與門U46的另一路輸入通過反向器U45A連接到鎖相電路D觸發(fā)器U6B的輸出端，與門輸出接串并轉(zhuǎn)換器U47的時(shí)鐘端。串并轉(zhuǎn)換器U47的復(fù)位端接電源正極，其輸入端A、B短接后接時(shí)隙轉(zhuǎn)換器電路三態(tài)門U52的輸入端。串并轉(zhuǎn)換器U47的輸出端QA、QB、QC、QD和QE分別對(duì)應(yīng)連接到八路觸發(fā)器U48的輸入端D0-D4。八D觸發(fā)器U48的輸出端Q0、Q1、Q2、Q3、Q4分別對(duì)應(yīng)連接到微處理器U31的P2口0-4端，其輸入選通連接微處理器U31的RD端。上述電路把U2的控制總線輸出(CSTO)的時(shí)隙17的位0-4數(shù)據(jù)發(fā)送給微處理器。
接收邏輯控制器的時(shí)隙轉(zhuǎn)換電路由反向器U51(74LS04)、三態(tài)門U52(74LS125)構(gòu)成。其中，反向器U51的輸入端接數(shù)據(jù)復(fù)位器電路或門U49的輸出端，反向器U51的輸出端接三態(tài)門U52的控制端。三態(tài)門U52的輸入端接數(shù)據(jù)復(fù)位電路U47的輸入端A，上述三態(tài)門輸出接接收中繼模塊U2控制總線輸入1端。上述電路把U2的控制總線輸出端的相關(guān)時(shí)隙環(huán)回控制總線輸入1。
接收邏輯控制器的第一路輸入由時(shí)隙電路反向器U34A的輸入端引出，連接到接收鎖相環(huán)電路U4B的輸出端。第二路輸入從其時(shí)隙電路另一反向器U34B的輸入引出，連接到接收鎖相環(huán)電路U9B的輸出端。第三路輸入從時(shí)隙轉(zhuǎn)換電路三態(tài)門U52的輸入端引出，連接接收中繼模塊U2的控制總線輸出端。第四路輸入由主控字寫入電路三態(tài)門U50輸入端引出接地。接收邏輯控制器的輸出第一路由主控字寫入電路并串轉(zhuǎn)換器U41的輸出QH引出，連接到接收中繼模塊U2的控制總線輸入0端(CSTIO)。第二路輸出由接收主控字寫入電路的三態(tài)門U50和時(shí)隙轉(zhuǎn)換電路三態(tài)門U52的輸出引出，連接到接收中繼模塊U2的控制總線輸入1端。第三路輸出由數(shù)據(jù)復(fù)接電路的Q觸發(fā)器U48的輸出Q0-Q4端引出，連接到微處理器U31P2口的0-4數(shù)據(jù)端。
微處理器與時(shí)鐘模塊由微處理器集成塊U31(型號(hào)為89C51)、復(fù)位電路和時(shí)鐘晶體及相關(guān)電容、二極管、電阻構(gòu)成。時(shí)鐘晶體與電容C7、C8組成晶振網(wǎng)絡(luò)接微處理器U31的X1、X2端。復(fù)位電路由二極管(IN4148)、電阻、電容組成RC網(wǎng)絡(luò)與反向器U53組成，二極管正端接電源正極，負(fù)端接電解電容C9的正端，電解電容的負(fù)端接地，電阻R13與二極管并聯(lián)連接。電解電容C9的正端接反向器U53的輸入端，反向器輸出接微處理器U31的復(fù)位端。微處理器U31的P1數(shù)據(jù)口的0-4端輸出和寫信號(hào)WR與發(fā)送邏輯控制器的數(shù)據(jù)復(fù)接電路相關(guān)電路相連接。其P2數(shù)據(jù)口0-4端和讀信號(hào)RD與接受邏輯控制器的數(shù)據(jù)復(fù)接電路相關(guān)端口相連接。其P2端口的5-7端與速率開關(guān)模塊相關(guān)位連接。微處理器U31的串行接口發(fā)送和接收端(TX和RX)與串行接口模塊連接。
速率開關(guān)模塊由八位撥碼開關(guān)SM、八位排阻R14組成。開關(guān)的前三位與排阻的前三位并聯(lián)，上述三端信號(hào)連接到微處理器U31的數(shù)據(jù)口的5、6、7位。用來決定串行口的通信速率。
RS232接口模塊由232接口驅(qū)動(dòng)集成塊U54(TC232)、232接口接插座P0組成。232接口集成塊的1和3端串接電解C10；4和5端串接電解C11；2端接電解C12和C14正極，C14的負(fù)極接電解C15的正極并接地；C15的負(fù)極接上述集成塊U54的6端，C12的負(fù)極接上述集成塊的16端，電源正極和電解C13的正極同時(shí)接上述集成塊的16端，C13的負(fù)極接地。上述集成塊U54信號(hào)輸入的發(fā)送和接收端(TX和RX)分別與微處理器U31的232接口發(fā)送和接收端(TX和RX)連接。接口集成塊U54信號(hào)輸出的發(fā)送和接收端分別于RS232插座P0的2和3腳連接。
電源模塊由-48v轉(zhuǎn)換成+5v的直流到直流穩(wěn)壓塊構(gòu)成。
本實(shí)用新型接口機(jī)中，其W1口為發(fā)送方向入，W2口為發(fā)送方向出，W3口為接收方向入，W4為接收方向出。為了完成各PCM鏈路時(shí)隙0的空余Sn勤務(wù)比特發(fā)送和接收數(shù)據(jù)，本實(shí)用新型通過PCM中繼模塊MH89790B的相應(yīng)控制線的特定時(shí)隙插入或提取數(shù)據(jù)。具體做法1、把發(fā)送和接受中繼模塊的DSTO端環(huán)回到DSTI端，使時(shí)隙1-31透明通過。2、把發(fā)送和接收中繼模塊的主控字1和2置為10110000B，CSTI0的時(shí)隙15，31外時(shí)隙置00000000B。3、把發(fā)送和接收中繼塊的時(shí)隙18的主控字3置為0。4、CST0的時(shí)隙0-16環(huán)回到CSTi1的時(shí)隙0-16；CST0的時(shí)隙19-31環(huán)回到CSTi1時(shí)隙19-31。5、在CSTi1的時(shí)隙17的位0-4插入欲發(fā)送的數(shù)據(jù)。6、在CST0時(shí)隙17的位0-4提取接受的數(shù)據(jù)。
其運(yùn)維中心側(cè)接口機(jī)工作過程如下上述接口機(jī)同有線調(diào)制解調(diào)器工作過程一樣，電源一旦接通，中繼線和數(shù)據(jù)終端接續(xù)好，便自動(dòng)開始全雙工通信，通信速率4800BPS可調(diào)。
數(shù)字程控交換機(jī)發(fā)送PCM模塊發(fā)出的信號(hào)通過E1接口輸出到接口機(jī)W1口進(jìn)入接口機(jī)發(fā)送接口模塊U1的輸入端，發(fā)送中繼模塊分離出的幀信號(hào)和2M系統(tǒng)時(shí)鐘信號(hào)經(jīng)鎖相環(huán)同步后環(huán)回相關(guān)端，同時(shí)提供給發(fā)送邏輯控制器，在U1數(shù)據(jù)接口短路線(DST1和DST0連接)的作用下，保證時(shí)隙0外的時(shí)隙都透明通過的同時(shí)，將發(fā)送邏輯控制器復(fù)接后的時(shí)隙0內(nèi)容(上述控制器通過微處理器把232口將運(yùn)維中心端傳來的欲發(fā)送的數(shù)據(jù)添入上述時(shí)隙字節(jié)不用的空余位)一起經(jīng)發(fā)送接口模塊U1的W2口發(fā)送到光端機(jī)的輸入E1口傳向遠(yuǎn)端局。
運(yùn)維中心的光端機(jī)送出的信號(hào)經(jīng)W3口輸入接收PCM模塊，U2上述模塊把幀信號(hào)和2M時(shí)鐘信號(hào)經(jīng)鎖相環(huán)同步后環(huán)回相關(guān)端。在數(shù)據(jù)接口短路線作用下，接收邏輯控制器把復(fù)接后的時(shí)隙0和其它時(shí)隙經(jīng)W4口傳送到運(yùn)維中心端數(shù)字程控交換機(jī)的同時(shí)，從控制線輸出提取對(duì)端局傳送過來的數(shù)據(jù)，經(jīng)微處理器串行口傳送到RS232接口模塊，輸出到運(yùn)維中心數(shù)據(jù)終端。
另一遠(yuǎn)端側(cè)接口機(jī)工作過程相同。從而實(shí)現(xiàn)不占用用戶電話線路和PCM中繼線路資源，也不對(duì)用戶資源(程控機(jī))產(chǎn)生任何影響，支持4800PBS的全雙工異步數(shù)據(jù)通信，使通信成本大大降低的目標(biāo)。
本實(shí)用新型中，發(fā)送鎖相環(huán)電路和接收鎖相環(huán)電路也可直接采用數(shù)字鎖相環(huán)芯片U5’和U10’(型號(hào)為MT8941)；發(fā)送與接收邏輯控制器亦可采用接口控制芯片U7’，U12’(型號(hào)為MT8920B)，地址鎖存器U6’與U11’(型號(hào)為74LS373)和地址譯碼器U8’與U13’(型號(hào)為74LS138)來完成，其具體連接如圖3，微處理器U3’的P0口輸出地址低8位D0-D7和地址允許端ALE分別連接地址鎖存器U6’與U11’的輸入D0-D7和選通/OE端，U3’的讀寫控制端RD和WR分別連接U9A與U14A的輸入端；U9A與U14A的輸出分別連接U7’與U12’的/OE端；地址鎖存器U6’與U11’的LE端連接地。地址鎖存器U6’的輸出Q0-Q5連接接口控制芯片U7’的輸入A0-A5，U6’輸出Q6與Q7連接地址譯碼器U8’的輸入C和B端，微處理器U3’的P1口輸出地址高位P10連接U8’輸入A端；其P11-P13高位輸出連接U8’控制端E1-E3端。譯碼器U8’的輸出Y0連接U7’的CS端。地址鎖存器U11’的輸出Q0-Q5連接接口控制芯片U12’的輸入A0-A5，U11’輸出Q6與Q7連接地址譯碼器U13’的輸入A和B端，微處理器U3’的P1口輸出地址高位P10連接U13’輸入C端；其P11-P13高位輸出連接U13’控制端E1-E3端。譯碼器U13’的輸出Y0連接U12’的CS端。U7’的控制總線輸入和輸出CSTI1、CSTI0、CSTO與FOI端分別連接U1的對(duì)應(yīng)端，其時(shí)鐘信號(hào)C4連接U5’C4B端。U12’的控制總線輸入和輸出CSTI1、CSTI0、CSTO與FOI端分別連接U2的對(duì)應(yīng)端，其時(shí)鐘信號(hào)C4連接U10’C4B端。U5’和U10’的FOB，C8KB、C20分別連接U1和U2的FOI、E8K0、C2I端；晶振X1和X1’連接U5’和U10’的C16I端。其它連接關(guān)系不變，其功能完全相同。
本實(shí)用新型的發(fā)送與接收邏輯控制器可集成在一片MAX7064芯片中(即圖中的U5”)，這樣使電路大大簡(jiǎn)化，其具體連接關(guān)系不變(微處理器U31圖中為U6”；RS232接口芯片U54圖中為U7”)，如圖4，其工作原理與性能和原發(fā)送與接收邏輯控制器完全相同。
權(quán)利要求1.一種PCM帶內(nèi)話外勤務(wù)通信接口機(jī)，其特征在于它由發(fā)送中繼模塊、接收中繼模塊、發(fā)送與接收鎖相環(huán)、發(fā)送與接收邏輯控制器、微處理器及時(shí)鐘、接口模塊和速率選擇開關(guān)組成，發(fā)送中繼模塊的E1輸入口與電信局?jǐn)?shù)字程控交換機(jī)的發(fā)送方向E1口相連，其輸出E1口與電信局同端光端機(jī)的輸入E1口相連，上述光端機(jī)的E1輸出口與接收中繼模塊的E1輸入口相連，接收中繼模塊的E1輸出口與電信局同端數(shù)字程控交換機(jī)的接收方向E1輸入口相連，發(fā)送中繼模塊和接收中繼模塊的幀脈沖及時(shí)鐘同步信號(hào)分別通過發(fā)送和接收鎖相環(huán)環(huán)回相關(guān)端，同時(shí)與發(fā)送和接收邏輯控制器的對(duì)應(yīng)同步信號(hào)端相連，發(fā)送和接收邏輯控制器的數(shù)據(jù)接口與微處理器的數(shù)據(jù)端相連，發(fā)送和接收邏輯控制器的控制總線輸入和輸出端還與發(fā)送中繼模塊和接收中繼模塊的對(duì)應(yīng)控制端相連，微處理器的串行輸出口通過接口模塊與電信局同端所連的數(shù)據(jù)終端相連，微處理器的輸入口與速率選擇開關(guān)相連。
2.按權(quán)利要求1所述的PCM帶內(nèi)話外勤務(wù)通信接口機(jī)，其特征在于所述發(fā)送中繼模塊由中繼集成塊U1、輸入變壓器T1、輸出變壓器T2及外圍電阻、電容和電感構(gòu)成，發(fā)送中繼模塊的輸入E1接口從其輸入變壓器T1的初級(jí)引出，接電信局?jǐn)?shù)字程控交換機(jī)的發(fā)送方向E1接口，發(fā)送中繼模塊的輸出從U1的輸出E1接口端引出，接電信局運(yùn)維中心同端光端機(jī)的輸入E1接口，發(fā)送中繼模塊的幀脈沖及各時(shí)鐘信號(hào)輸入和輸出E20、E8K0、FOI、C2I端分別從U1的對(duì)應(yīng)端引出接發(fā)送鎖相環(huán)電路同步后環(huán)回相關(guān)端，發(fā)送中繼模塊的控制總線輸入和輸出CSTI1、CSTI0、CSTO端亦從U1的對(duì)應(yīng)端引出接發(fā)送邏輯控制器，交替數(shù)據(jù)反向端ADI接地，發(fā)送中繼模塊U1的數(shù)據(jù)總線輸入和輸出端DST1和DST0用短路線連接；所述接收中繼模塊與發(fā)送中繼模塊的電路相同，它由中繼集成塊U2、輸入變壓器T3、輸出變壓器T4及外圍電阻，電容和電感構(gòu)成，接收中繼模塊輸入從其輸入變壓器T3的初級(jí)引出接電信局同端光端機(jī)的信號(hào)發(fā)送E1口，接收中繼模塊的輸出從U2的輸出E1接口引出接電信局同端程控交換機(jī)的輸入E1接口，接收中繼模塊的幀脈沖與各時(shí)鐘信號(hào)輸入和輸出E20、E8K0、FOI、C2I端分別從U2的對(duì)應(yīng)端引出接接收鎖相環(huán)電路同步后環(huán)回相關(guān)端，接收中繼模塊的控制總線輸入和輸出CSTI1、CSTI0、CSTO端亦從U2的對(duì)應(yīng)端引出接接收邏輯控制器，交替數(shù)據(jù)反向端ADI接地，接收中繼模塊U1的數(shù)據(jù)總線輸入和輸出端DST1和DST0用短路線連接。
3.按權(quán)利要求1所述的PCM帶內(nèi)話外勤務(wù)通信接口機(jī)，其特征在于所述發(fā)送鎖相環(huán)電路由鎖相環(huán)集成塊U3及其濾波網(wǎng)絡(luò)和整形同步電路構(gòu)成，其中R7一端接地，另一端與U3的R1端相連，R8、R9和C4串接，C4的另一端接地，R8、R9的連接點(diǎn)與U3的VCOIN端相連，R8的另一端接U3的P2端，整形同步電路由反向器U6A、D觸發(fā)器U4A、D觸發(fā)器U7A、或門U8A、U8B和D觸發(fā)器U7B構(gòu)成。U3的CIN輸入端與D觸發(fā)器U4A的Q輸出相連，/Q環(huán)回到D端、PR和L端接電源正極，U3的VCOUT輸出端與反向器U6A的輸入相連，同時(shí)與整形同步電路中D觸發(fā)器U7B的時(shí)鐘端相連，鎖相電路中D觸發(fā)器U4A的輸出端Q同時(shí)還與整形同步電路中D觸發(fā)器U7A的時(shí)鐘端和U8B的輸入端相連，整形同步電路U7A的/Q端連接到或門U8A的輸入端，或門U8A的輸出端連接到或門U8B的輸入端，或門U8B的輸出端連接到D觸發(fā)器U7B的D輸入端，觸發(fā)器U7A、U7B、U9A、U9B的控制端PR與復(fù)位端L都接電源正極；接收鎖相環(huán)電路與發(fā)送鎖相環(huán)電路相同，它亦由鎖相環(huán)集成塊U5及其濾波網(wǎng)絡(luò)電阻R10，R11，R12和電容C6和整形同步電路反相器U6B、D觸發(fā)器U4B、D觸發(fā)器U9A、或門U8C、U8D、D觸發(fā)器U9B組成，其接法也完全相同；發(fā)送鎖相環(huán)電路和接收鎖相環(huán)電路的第一路輸入分別從其U3和U5的信號(hào)輸入端SIN引出，分別與發(fā)送中繼模塊和接收中繼模塊中U1、U2的2M時(shí)鐘輸出端E20相連；第二路輸入分別從其整形同步電路U7A、U9A的輸入端和U8A、U8C的輸入端引出，分別與發(fā)送中繼模塊和接收中繼模塊中U1、U2的8KHz時(shí)鐘輸出端E8KO相連，發(fā)送鎖相環(huán)和接收鎖相環(huán)的第一路輸出分別從其整形同步電路中D觸發(fā)器U4A、U4B的輸出端Q引出，分別與發(fā)送中繼模塊和接收中繼模塊中U1、U2的2M時(shí)鐘輸入端(C2I)相連；還分別與發(fā)送和接收邏輯控制器的對(duì)應(yīng)與時(shí)鐘信號(hào)端相連，發(fā)送鎖相環(huán)和接收鎖相環(huán)的第二路輸出分別從其整形同步電路中D觸發(fā)器U7B、U9B的輸出端Q引出，分別與發(fā)送中繼模塊和接收中繼模塊中U1、U2的幀脈沖輸入端F0I相連；還分別與發(fā)送和接收邏輯控制器的對(duì)應(yīng)幀脈沖號(hào)端相連。
4.按權(quán)利要求1所述的PCM帶內(nèi)話外勤務(wù)通信接口機(jī)，其特征在于所述發(fā)送邏輯控制器由時(shí)隙電路、主控字寫入電路、數(shù)據(jù)復(fù)接電路和時(shí)隙轉(zhuǎn)換電路組成，其中時(shí)隙電路由反相器U10A、U10B、二進(jìn)制計(jì)數(shù)U11、U12、譯碼器U14、譯碼器U15、或非門U13和反向器U16構(gòu)成，U10A的輸出分別與計(jì)數(shù)器U11的輸入和或非門U13的輸入相連，U1DB的輸出分別與U11A和U12的清除端相連，U11A的QA、QB、QC輸出端分別接或非門U13的對(duì)應(yīng)輸入端，同時(shí)又與數(shù)據(jù)復(fù)接電路U25、U26、U29的輸入相連；U11的QD輸出端接U12的輸入A，同時(shí)又與譯碼器U14的輸入A相連，U12的QA、QB輸出端接譯碼器U14的B、C，U12的QC、QD輸出端分別接譯碼器U15的輸入端A、B，計(jì)數(shù)器U12的QC輸出端同時(shí)又與主控字寫入電路的輸入端相連，譯碼器U14、U15的輸出與數(shù)據(jù)復(fù)接電路和時(shí)隙電路相連，譯碼U14的控制端G1接電源正極，G2A、G2B接地，譯碼U15的G端接地；發(fā)送邏輯控制器的主控字寫入電路由并串轉(zhuǎn)換器U17、或門U18、反相器U19、或門U20和三態(tài)門U21構(gòu)成，并串轉(zhuǎn)換器U17的輸入端E、F、H分別接電源正極；其輸入端SER、A、B、C、D和G端接地，并串轉(zhuǎn)換U17的時(shí)鐘端與時(shí)隙電路反相器U10A的輸入相接，并串轉(zhuǎn)換器U17的輸入控制端INH接或門U18的輸出，或門U18的輸入一路連接到時(shí)隙電路的譯碼器U14的Y7輸出端；另一路通過反相U19連接到時(shí)隙電路計(jì)數(shù)器U12的QC輸出端，并串轉(zhuǎn)換器U17的同步端SH/CD連接反相器U16的輸出，并串轉(zhuǎn)換器U17的輸出QH連接到發(fā)送中繼模塊U1的控制總線輸入0端，或門U20的輸入端分別連接時(shí)隙電路中譯碼器U14的Y1輸出端和譯碼器U15的Y2輸出端；其輸出連接三態(tài)門U21的控制端，上述三態(tài)門U21的輸入接地，輸出連接到發(fā)送中繼模塊U1的控制總線輸入1端；發(fā)送邏輯控制器的數(shù)據(jù)復(fù)接電路由6D觸發(fā)器U22、并串轉(zhuǎn)換器U23、三態(tài)門U24、與非門U25、或門U26、與門U27、或門U28、反相器U29和或門U30構(gòu)成，6D觸發(fā)器U22的輸入D1-D6與微處理器U31相連，上述觸發(fā)器輸出端Q1連接并串轉(zhuǎn)換器U23的SEK和A輸入端，其輸出端Q2、Q3、Q4、Q5對(duì)應(yīng)連接到并串轉(zhuǎn)換器U23相應(yīng)的B、C、D、E端，U22輸入控制端連接微處理器U31的WR端，并串轉(zhuǎn)換器U23時(shí)鐘端接時(shí)隙電路反向器U10A的輸入端，U23控制端INH接地，其同步端SH/CD與時(shí)隙電路U16的輸出端連接，上述轉(zhuǎn)換器輸出接三態(tài)門U24輸入；三態(tài)門輸出接發(fā)送中繼模塊U1控制總線輸入1端，與非門U25的兩輸入端連接到發(fā)送邏輯控制器時(shí)隙電路計(jì)數(shù)器U11的輸出QA、QB端，其輸出接或門U26的輸入端2，或門U26的另一輸入端連接上述時(shí)隙電路計(jì)數(shù)器U11的Qc輸出端，上述或門輸出連接與門U27輸入端，上述與門U27的另一輸入通過反向器U29連接到或門U26的1輸入端，與門U27的輸出連接或門U28的輸入，或門U28的另一輸入與或門U30輸出端連接，或門U30的一路輸入連接時(shí)隙電路譯碼器U14的輸出y1端；另一路輸入連接到上述時(shí)隙電路譯碼器U15的輸出y2端，或門U28的輸出接三態(tài)門U24的控制端，同時(shí)接時(shí)隙轉(zhuǎn)換電路的輸入端；發(fā)送邏輯控制器的時(shí)隙轉(zhuǎn)換電路由由與非門U32、三態(tài)門U33構(gòu)成，與非門U32的輸入接數(shù)據(jù)復(fù)接電路的或門U28的輸出端；另一輸入接主控字寫入電路或門U20的輸出端，上述與非門U32的輸出接三態(tài)門U33的控制端，三態(tài)門U33的輸入端連接發(fā)送中繼模塊U1的控制總線輸出端CSTO，三態(tài)門U33的輸出接數(shù)據(jù)復(fù)接電路的輸出三態(tài)門U24的輸出端；發(fā)送邏輯控制器的第一路輸入從其時(shí)隙電路的反向器U10A的輸入端引出，連接到發(fā)送鎖相環(huán)電路U4A的輸出端，第二路輸入從其時(shí)隙電路反向器U10B的輸入端引出，連接到發(fā)送鎖相環(huán)電路U7B的輸出端，第三路輸入從時(shí)隙轉(zhuǎn)換電路三態(tài)門U33的輸入端引出，與發(fā)送中繼模塊CSTO控制總線輸出端連接，第四路輸入由數(shù)據(jù)復(fù)接電路6D觸發(fā)器U22的輸入端5路信號(hào)引出，分別與微處理器U31的P1口相應(yīng)數(shù)據(jù)口連接；其觸發(fā)器時(shí)鐘端與微處理器U31的寫數(shù)據(jù)控制端WR連接，第五路輸入是0輸入，由主控字寫入電路三態(tài)門U21的輸入端引入，發(fā)送邏輯控制器的輸出第一路由主控字寫入電路并串轉(zhuǎn)換器U17的輸入引出，連接到發(fā)送中繼模塊U1的控制總線輸入0端，第二路輸出由數(shù)據(jù)復(fù)接電路三態(tài)門U24的輸出引出，連接發(fā)送中繼模塊U1的控制總線輸入1端。
5.按權(quán)利要求1所述的PCM帶內(nèi)話外勤務(wù)通信接口機(jī)，其特征在于所述接收邏輯控制器的時(shí)隙電路，主控字寫入電路與發(fā)送邏輯控制器的時(shí)隙電路與主控字寫入電路相同，它亦由時(shí)隙電路反向器U34A、U34B；二進(jìn)制記數(shù)器U35、U36、或非門U37、譯碼器U38、U39、反向器U40和主控字寫入電路串并轉(zhuǎn)換器U41、或門U42、反向器U43、或門U49、三態(tài)門U50組成組成，其接法也完全相同； 接收邏輯控制器的數(shù)據(jù)復(fù)接電路由或門U44、反向器U45A、U45B、與門U46、串并轉(zhuǎn)換器U47和八D觸發(fā)器U48構(gòu)成，其中或門U44的輸入端一路接接受時(shí)隙電路譯碼器U38的輸出Y1端；另一路接接收時(shí)隙電路譯碼器U39的Y2端，或門U44的輸出一路通過反向器U45B接與門U46的輸入端；另一路輸出接八D觸發(fā)器U48的時(shí)鐘端，與門U46的另一路輸入通過反向器U45A連接到時(shí)隙電路反向器U4A的輸入端，與門輸出接串并轉(zhuǎn)換器U47的時(shí)鐘端，U47的復(fù)位端接電源正極，其輸入端A、B短接后接時(shí)隙轉(zhuǎn)換器電路三態(tài)門U52的輸入端，串并轉(zhuǎn)換器U47的輸出端QA、QB、QC、QD和QE分別對(duì)應(yīng)連接到八路觸發(fā)器U48的輸入端D0-D4，U48的輸出端Q0、Q1、Q2、Q3、Q4分別對(duì)應(yīng)連接到微處理器U31的P2口0-4端，其輸入選通連接微處理器U31的RD端，接收邏輯控制器的時(shí)隙轉(zhuǎn)換電路由反向器U51、三態(tài)門U52構(gòu)成，其中，反向器U51的輸入端接數(shù)據(jù)復(fù)位器電路或門U49的輸出端，反向器U51的輸出端接三態(tài)門U52的控制端，三態(tài)門U52的輸入端接數(shù)據(jù)復(fù)位電路U47的輸入端A，上述三態(tài)門輸出接接收中繼模塊U2控制總線輸出1端；接收邏輯控制器的第一路輸入由時(shí)隙電路反向器U34A的輸入端引出，連接到接收鎖相環(huán)電路U4B的輸出端，第二路輸入有時(shí)隙電路另一反向器U34B的輸入引出，連接到接收鎖相環(huán)電路U9B的輸出端，第三路輸入從時(shí)隙轉(zhuǎn)換電路三態(tài)門U52的輸入端引出，連接接受中繼模塊U2的控制總線輸出端，第四路輸入由主控字寫入電路三態(tài)門U50輸入端引出接地，接收邏輯控制器的輸出第一路由主控字寫入電路并串轉(zhuǎn)換器U41的輸出QH引出，連接到接收中繼模塊U2的控制總線入0端，第二路輸出由接收主控字寫入電路的三態(tài)門U50和時(shí)隙轉(zhuǎn)換電路三態(tài)門U52的輸出引出，連接到接收中繼模塊U2的控制總線輸入1端，第三路輸出由數(shù)據(jù)復(fù)接電路的Q觸發(fā)器U48的輸出Q0-Q4端引出，連接到微處理器U31P2口的0-4數(shù)據(jù)端。
6.按權(quán)利要求1所述的PCM帶內(nèi)話外勤務(wù)通信接口機(jī)，其特征在于所述微處理器與時(shí)鐘模塊由微處理器集成塊U31復(fù)位電路和時(shí)鐘晶體及相關(guān)電容、二極管、電阻構(gòu)成，時(shí)鐘晶體與電容C7、C8組成晶振網(wǎng)絡(luò)接微處理器U31的X1、X2端，復(fù)位電路由二極管、電阻、電容組成RC網(wǎng)絡(luò)與反向器U53組成，二極管正端接電源正極，負(fù)端接電解電容C9的正端，電解電容C9的負(fù)端接地，電阻與二極管并聯(lián)連接，電解電容C9的正端接反向器U53的輸入端，反向器輸出接微處理器U31的復(fù)位端，微處理器U31的P1數(shù)據(jù)口的0-4端輸出和寫信號(hào)WR與發(fā)送邏輯控制器的數(shù)據(jù)復(fù)接電路相關(guān)電路相連接，其P2數(shù)據(jù)口0-4端和讀信號(hào)RD與接受邏輯控制器的數(shù)據(jù)復(fù)接電路相關(guān)端口相連接，其P2端口的5-7端與速率開關(guān)模塊相關(guān)位連接，微處理器U31的串行接口發(fā)送和接收端TX和RX與串行接口模塊連接。
7.按權(quán)利要求1所述的PCM帶內(nèi)話外勤務(wù)通信接口機(jī)，其特征在于所述速率開關(guān)模塊由八位撥碼開關(guān)SM、八位排阻R14組成。開關(guān)的前三位與排阻的前三位并聯(lián)，上述三端信號(hào)連接到微處理器U31的數(shù)據(jù)口的5、6、7位用來決定串行口的通信速率。
8.按權(quán)利要求1所述的PCM帶內(nèi)話外勤務(wù)通信接口機(jī)，其特征在于本實(shí)用新型中，發(fā)送鎖相環(huán)電路和接收鎖相環(huán)電路也可直接采用數(shù)字鎖相環(huán)芯片U5’和U10’，型號(hào)為MT8941；發(fā)送與接收邏輯控制器亦可采用接口控制芯片U7’，U12’，型號(hào)為MT8920B，地址鎖存器U6’與U11’，型號(hào)為74LS373和地址譯碼器U8’與U13’型號(hào)為74LS138來完成，其具體連接如圖3，微處理器U3’的P0口輸出地址低8位D0-D7和地址允許端ALE分別連接地址鎖存器U6’與U11’的輸入D0-D7和選通/OE端，U3’的讀寫控制端RD和WR分別連接U9A與U14A的輸入端；U9A與U14A的輸出分別連接U7’與U12’的/OE端；地址鎖存器U6’與U11’的LE端連接地，地址鎖存器U6’的輸出Q0-Q5連接接口控制芯片U7’的輸入A0-A5，U6’輸出Q6與Q7連接地址譯碼器U8’的輸入C和B端，微處理器U3’的P1口輸出地址高位P10連接U8’輸入A端；其P11-P13高位輸出連接U8’控制端E1-E3端。譯碼器U8’的輸出Y0連接U7’的CS端，地址鎖存器U11’的輸出Q0-Q5連接接口控制芯片U12’的輸入A0-A5，U11’輸出Q6與Q7連接地址譯碼器U13’的輸入A和B端，微處理器U3’的P1口輸出地址高位P10連接U13’輸入C端；其P11-P13高位輸出連接U13’控制端E1-E3端，譯碼器U13’的輸出Y0連接U12’的CS端。U7’的控制總線輸入和輸出CSTI1、CSTI0、CSTO與FOI端分別連接U1的對(duì)應(yīng)端，其時(shí)鐘信號(hào)C4連接U5’C4B端。U12’的控制總線輸入和輸出CSTI1、CSTI0、CSTO與FOI端分別連接U2的對(duì)應(yīng)端，其時(shí)鐘信號(hào)C4連接U10’的C4B端。U5’和U10’的FOB，C8KB、C20分別連接U1和U2的FOI、E8K0、C2I端；晶振X1和X1’連接U5’和U10’的C16I端。其它連接關(guān)系不變，其功能完全相同。
9.按權(quán)利要求1所述的PCM帶內(nèi)話外勤務(wù)通信接口機(jī)，其特征在于所述本實(shí)用新型的發(fā)送與接收邏輯控制器可集成在MAX7064芯片中，使電路大大簡(jiǎn)化，其具體連接關(guān)系不變，其功能與性能和發(fā)送與接收邏輯控制器完全相同。
專利摘要本實(shí)用新型涉及一種電信脈碼調(diào)制設(shè)備上所用的通信接口機(jī),其發(fā)送中繼模塊的E1輸入口與電信局?jǐn)?shù)字程控交換機(jī)的發(fā)送方向E1口相連,其輸出與電信局同端光端機(jī)的輸入E1口相連,上述光端機(jī)E1口的輸出與接收中繼模塊的E1輸入口相連,接收中繼模塊的E1輸出與電信局同端數(shù)字程控交換機(jī)的接收方向E1輸入口相連,發(fā)送中繼模塊和接收中繼模塊的同步信號(hào)端與發(fā)送和接收邏輯控制器的對(duì)應(yīng)同步信號(hào)端相連,發(fā)送和接收邏輯控制器的數(shù)據(jù)接口與微處理器的數(shù)據(jù)端相連,發(fā)送和接收邏輯控制器的另外控制端還與發(fā)送中繼模塊和接收中繼模塊的對(duì)應(yīng)控制總線輸入與輸出端和各時(shí)鐘信號(hào)端相連,微處理器的串行口通過接口模塊與電信局同端所連的數(shù)據(jù)終端相連,微處理器的輸入口與速率選擇開關(guān)相連。
文檔編號(hào)H04B3/46GK2381068SQ9922880
公開日2000年5月31日 申請(qǐng)日期1999年7月5日 優(yōu)先權(quán)日1999年7月5日
發(fā)明者陳曉華 申請(qǐng)人:陳曉華