專利名稱：串行口信道匯接交換裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種串行口信道匯接交換裝置。
目前，要完成不同地點(diǎn)不同受控設(shè)備的監(jiān)控系統(tǒng)的組網(wǎng)，即完成監(jiān)控信號(hào)的匯接和交換功能。必須借助于公共電話網(wǎng)(PSTV)或公共數(shù)據(jù)網(wǎng)(DDN)來完成監(jiān)控中心與受控設(shè)備之間的信號(hào)傳輸。采用PSTN方式存在如下缺點(diǎn)，從一個(gè)受控設(shè)備切換到另一個(gè)受控設(shè)備需要三-四十秒的時(shí)間，在監(jiān)控系統(tǒng)的運(yùn)行中這是不能容忍的。再之此種技術(shù)方案僅能在同一時(shí)間完成點(diǎn)到點(diǎn)的監(jiān)控，而不能實(shí)現(xiàn)對(duì)多個(gè)受控設(shè)備的同時(shí)監(jiān)控。采用DDN方式雖然解決了上述技術(shù)方案存在的不足，但其要租用昂貴的商用信道，增加日常的運(yùn)行費(fèi)用。同時(shí)以上兩種技術(shù)方案都不能有效利用現(xiàn)有傳輸設(shè)備自身的功能。
本實(shí)用新型的目的在于提供一種充分利用現(xiàn)有傳輸設(shè)備自身的功能，提高巡檢速度、降低運(yùn)行費(fèi)用的串行口信道匯接交換裝置。
本實(shí)用新型的目的是這樣實(shí)現(xiàn)的它由兩路以上的匯接交換電路構(gòu)成，其中一路為輸入端口；所說匯接交換電路包括電平轉(zhuǎn)換電路、抗連零電路和交換邏輯電路，其電平轉(zhuǎn)換電路的一路輸出經(jīng)抗連零電路接交換邏輯電路的輸入，另一路與交換邏輯電路聯(lián)接。
電平轉(zhuǎn)換電路主要由接口芯片ICB1和外圍元件電阻RB1、RB5、RB17和電容CB1-CB4組成，其接口芯片ICB1的7、8腳與串行口相聯(lián)，ICB1的輸出9腳經(jīng)電阻RB5與抗連零電路的輸入端相聯(lián)，ICB1的10腳與交換邏輯電路聯(lián)接。電平抗連零電路由三極管TB1、電阻RB13、RB9和電容CB9組成，電阻RB13的一端接三級(jí)管TB1的集電極，另一端接電阻RB9和電容CB9其三者的節(jié)點(diǎn)與可編程邏輯芯片的輸入端相聯(lián)，電容CB9的另一端接三極管TB1和各路抗連零電路三極管的發(fā)射極。交換邏輯電路主要由可編程邏輯芯片IC3和外圍元件電阻RB21、RB22組成。
本實(shí)用新型取得的技術(shù)進(jìn)步是可與傳輸設(shè)備自身的任一種串行口配接，其巡檢速度可提高到500毫秒，同時(shí)減少了設(shè)備投資，降低了運(yùn)行費(fèi)用。并且抗連零電路可有效地防止了信道長(zhǎng)時(shí)間連零故障信號(hào)的干擾，級(jí)連使用方便，擴(kuò)容能力強(qiáng)。
下面以附圖為實(shí)施例對(duì)本實(shí)用新型進(jìn)一步描述

圖1為本實(shí)用新型的方框圖。
圖2為本實(shí)用新型的電原理圖。
如圖1所示，本實(shí)施例為四端口信道匯接交換裝置，也可采用級(jí)連使用，可方便地將其擴(kuò)容到多連接端口的組合接口設(shè)備。并且可選擇任一路與監(jiān)控中心的串行口相聯(lián)，監(jiān)控中心傳輸?shù)男畔⑿盘?hào)經(jīng)自身的串行口傳至電平轉(zhuǎn)換電路，經(jīng)抗連零電路處理后，進(jìn)入交換邏輯電路，完成數(shù)字信號(hào)轉(zhuǎn)發(fā)，即將監(jiān)控中心發(fā)出的信號(hào)傳輸?shù)狡渌總€(gè)輸出端口，再經(jīng)微波傳輸設(shè)備或光纖傳輸設(shè)備傳送至受控設(shè)備。其受控設(shè)備的應(yīng)答及告警信號(hào)的傳輸為上述信號(hào)傳輸?shù)哪孢^程，不再重述。其詳細(xì)工作原理如下如圖2所示，當(dāng)從監(jiān)控中心傳輸?shù)男畔⑿盘?hào)經(jīng)自身的(RS232/RS423)串行口進(jìn)入傳輸信道傳至接口芯片ICB1的8腳，即RXD1端口，ICB1的型號(hào)為MAX202。RXD1端口與串行口(RS232/RS423)采用3線9針或9線9針的陽性接頭連接。接口芯片ICB1將輸入的高幅度電平信號(hào)轉(zhuǎn)換成與TTL電路相匹配的電平信號(hào)，ICB1的9腳輸出，接入抗連零電路中的三極管TB1的基極，其TB1的發(fā)射極與各路三極管的發(fā)射級(jí)聯(lián)通，由三極管TB1的集電極經(jīng)電阻RB13輸出接入可編程邏輯芯片ICB3(型號(hào)為G16V8)的輸入端9腳，即IN1B端，由程序設(shè)定可編程邏輯芯片ICB3內(nèi)部的邏輯電路關(guān)系，從ICB3的輸出端13、17、19腳分別輸出至ICB1和ICB2的OUT2、OUT3、OUT4端口，經(jīng)接口芯片ICB1和ICB2的電平轉(zhuǎn)換由TXD2-TXD4輸出監(jiān)控中心所發(fā)出的信息信號(hào)，此信號(hào)再經(jīng)傳輸設(shè)備發(fā)送到受控設(shè)備，其從受控設(shè)備到監(jiān)控中心的信息傳送和交換過程是上述信號(hào)傳輸?shù)哪孢^程不再重述，從而實(shí)現(xiàn)了監(jiān)控中心與受控設(shè)備間的信道匯接和交換。另外，本裝置采用“0”電平有效，“1”電平無效。抗連零電路對(duì)超過16個(gè)連續(xù)“0”的信號(hào)視為無效。其工作原理為在正常信號(hào)輸入時(shí)，三極管TB1的集電極產(chǎn)生一較穩(wěn)定的等效直流電平，并經(jīng)電阻RB13給電容CB9充電，使IN1B處的直流電位穩(wěn)定在V。當(dāng)出現(xiàn)十六個(gè)連“0”信號(hào)時(shí)，使得三極管TB1集電極的等效直流電平變小，此時(shí)電容C9通過電阻RB13和三極管TB1放電，由于電容CB9的放電較深，使得IN1B處的電平下降，即IN1B處的電位低于原電位V，由此可編程邏輯芯片ICB3判定為此輸入信號(hào)為無效信號(hào)。
權(quán)利要求1.一種串行口信道匯接交換裝置，其特征在于它由兩路以上的匯接交換電路構(gòu)成，其中一路為輸入端口；所說匯接交換電路包括電平轉(zhuǎn)換電路、抗連零電路和交換邏輯電路，其電平轉(zhuǎn)換電路的一路輸出經(jīng)抗連零電路接交換邏輯電路的輸入，另一路與交換邏輯電路聯(lián)接。
2.根據(jù)權(quán)利要求1所述的信道匯接交換裝置，其特征在于所說的電平轉(zhuǎn)換電路主要由接口芯片ICB1和外圍元件電阻RB1、RB5、RB17和電容CB1-CB4組成，其接口芯片ICB1的7、8腳與串行口相聯(lián)，ICB1的輸出9腳經(jīng)電阻RB5與抗連零電路的輸入端相聯(lián)，ICB1的10腳與交換邏輯電路聯(lián)接。
3.根據(jù)權(quán)利要求1或2所述的信道匯接交換裝置，其特征在于所說的電平抗連零電路由三極管TB1、電阻RB13、RB9和電容CB9組成，電阻RB13的一端接三級(jí)管TB1的集電極，另一端接電阻RB9和電容CB9其三者的節(jié)點(diǎn)與可編程邏輯芯片的輸入端相聯(lián)，電容CB9的另一端接三極管TB1和各路抗連零電路三極管的發(fā)射極。
4.根據(jù)權(quán)利要求3所述的信道匯接交換裝置，其特征在于所說的交換邏輯電路主要由可編程邏輯芯片IC3和外圍元件電阻RB21、RB22組成。
專利摘要本實(shí)用新型涉及一種串行口信道匯接交換裝置,它主要由兩路以上的匯接交換電路構(gòu)成,其中一路為輸入端口,所說匯接交換電路包括電平轉(zhuǎn)換電路、抗連零電路和交換邏輯電路,其電平轉(zhuǎn)換電路的一路輸出經(jīng)抗連零電路接交換邏輯電路的輸入,另一路與交換邏輯電路聯(lián)接。該裝置可與任一種傳輸設(shè)備的串行口匹配,其巡檢速度可達(dá)500毫秒,同時(shí)減少了整體設(shè)備投資,降低了運(yùn)行費(fèi)用,可方便的級(jí)連使用,擴(kuò)容能力強(qiáng)。
文檔編號(hào)H04L12/00GK2318760SQ9723093
公開日1999年5月12日 申請(qǐng)日期1997年12月19日 優(yōu)先權(quán)日1997年12月19日
發(fā)明者歐建雄, 陳威, 武二中 申請(qǐng)人:河北匯能電力電子有限公司