專利名稱：流水線判定反饋譯碼器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及對在通道上進(jìn)行傳輸?shù)臄?shù)字?jǐn)?shù)據(jù)的檢測。特別是涉及到用于這種數(shù)據(jù)譯碼的高速判定反饋譯碼器。
在例如電話線、微波、衛(wèi)星或磁記錄/讀出通道上傳輸?shù)臄?shù)據(jù)，在對彼此相互干擾的相鄰數(shù)據(jù)位的處理過程中可能會產(chǎn)生失真。其結(jié)果是在即使沒有噪聲或其它干擾的情況下，利用與數(shù)據(jù)時鐘同步的時鐘取得的接收信號的取樣也不再與輸入數(shù)據(jù)相對應(yīng)。這種干擾(通常稱之為符號間干擾)可能是線性的或非線性的，它將增加在接收機中錯誤數(shù)據(jù)譯碼的可能性。
根據(jù)公知的信號檢測實踐，所接收的信號以數(shù)據(jù)時鐘的速率被取樣，且將每個所獲的取樣的幅度值和閾值相比較。當(dāng)該幅度值超過閾值時，被檢測為二進(jìn)制“1”，反之，則為二進(jìn)制“0”。由于上述通道傳輸特性的影響，即由于符號間干擾的影響，取樣的幅值隨著特定的傳輸數(shù)據(jù)模式而變化。已知的判定反饋譯碼器被用于補償符號間干擾。在這些譯碼器中，由譯碼器預(yù)先檢測的已知數(shù)量的位(通常稱為預(yù)判定)被反饋和存貯起來。已知的判定反饋譯碼器提供一個基于預(yù)判定和具體通道特性的校正值，并在制定下一個判定之前相應(yīng)地調(diào)節(jié)閾值。通過將下一個所接收到的取樣值和調(diào)節(jié)后的閾值進(jìn)行比較獲得下一個判定，借此補償了由符號間干擾造成的損失。
在必須以高速率傳輸和譯碼數(shù)據(jù)的應(yīng)用中，工作于所指定高速率的判定反饋譯碼器是需要的。然而，在每個判定確立步驟中，已知的判定反饋譯碼器必須連續(xù)執(zhí)行兩種基本操作。這兩種連續(xù)的操作是調(diào)節(jié)閾值以補償符號間干擾，并將新接收的取樣值與調(diào)節(jié)后的閾值相比較。因此，判定確立處理的操作速度就要受到由用于執(zhí)行這些連續(xù)操作的每個電路部分所產(chǎn)生的操作延遲之和的總延遲的限制。
本發(fā)明的判定反饋譯碼器通過在流水線電路結(jié)構(gòu)中的兩個回路來加速判定確立過程。第一個回路具有工作于并聯(lián)狀態(tài)的兩個閾值調(diào)節(jié)電路。第一回路存貯預(yù)先確定數(shù)的預(yù)判定并將所存貯的判定同時加到每一個閾值調(diào)節(jié)電路上。根據(jù)這些預(yù)判定，兩個閾值調(diào)節(jié)電路調(diào)節(jié)閾值電平。然而，根據(jù)本發(fā)明的一個重要特性和優(yōu)點，這些電路中的一個依據(jù)指定給隨后下一個判定的兩個可能的預(yù)定信號值的頭一個信號值來調(diào)節(jié)該閾值，而另一電路則依據(jù)指定給下一個判定的兩個可能預(yù)定信號值的第二個信號值來調(diào)節(jié)該閾值。兩個經(jīng)如此調(diào)節(jié)的閾值被同時提供和存貯在每個閾值調(diào)節(jié)電路的輸出端上。
第二回路具有一個幅度比較器，該比較器用于接收所傳輸?shù)妮斎胄盘柕娜?，并將每個取樣值和調(diào)節(jié)后的閾值相比較。當(dāng)取樣值超過了閾值時，幅度比較器輸出具有上述第一預(yù)定信號值的判定。否則，它輸出等于上述第二預(yù)定信號值的判定。第二回路還具有一個存貯裝置，用于存貯由幅度比較器提供的隨后下一個判定。下一個判定的實際值被用于從所存貯的備用閾值中選擇正確的調(diào)節(jié)閾值。所選擇的正確調(diào)節(jié)閾值加到幅度比較器以用于下一次比較。
由于同時使用兩個回路操作，所以本發(fā)明的判定反饋譯碼器有效地減少了判定確立過程所需的時間。特別是每個回路基本上同時提供了兩種基本操作即閾值調(diào)節(jié)和閾值比較二者之一，借此，使總的信號處理延遲減少了近乎一半。由于在下一次判定被實際確立以前，同時采用了兩個回路工作以及確定了與下一判定的備用值有關(guān)各調(diào)節(jié)閾值的特性，根據(jù)本發(fā)明的判定反饋譯碼器被稱作流水線化的。
本發(fā)明的系統(tǒng)更重要的一個優(yōu)點是它不需要增加的存貯器空間。兩個閾值調(diào)節(jié)電路所需總的存貯器空間與較落后的現(xiàn)有技術(shù)系統(tǒng)所需存貯器空間基本相同。


圖1是根據(jù)本發(fā)明原理的流水線的判定反饋譯碼器的簡化方框圖。
圖2是根據(jù)本發(fā)明最佳實施例的流水線的數(shù)字判定反饋譯碼器的簡化方框圖。
圖3是對應(yīng)于圖2方框圖的更詳細(xì)的電路圖。
圖4A和4B示出了一個具體傳輸通道對正和負(fù)輸入脈沖所作響應(yīng)的例子。
圖5示出了圖4A和4B所示傳輸通道對一個具體輸入脈沖序列作出的響應(yīng)的例子。
圖6示出了圖3電路圖中各不同位置出現(xiàn)的各信號波形的定時圖。
圖7和8示出了描繪在圖2和圖3最佳實施例中使用的邏輯電路26、27各自操作的流程圖。
為了使這里所附電路定時圖和流程圖之間進(jìn)行比較變得容易，相應(yīng)的電路元件以及電路圖中各位置所出現(xiàn)的信號波形在整套附圖中都被指定有相應(yīng)的參考字符。
圖1示出了依據(jù)本發(fā)明的判定反饋譯碼器的簡化方框圖，下面將給予簡要敘述。線10以模擬信號的形式接收在通道上進(jìn)行傳輸?shù)臄?shù)字信號。該信號以公知的方式由電路12取樣，并與選通脈沖同時加到線51。譯碼器有兩個回路L1和L2。回路L2包括一個幅度比較器16，一個延時器20和一個開關(guān)24。幅度比較器16有兩個輸入端A和B。它將由其輸入端A所接收并來自線14的每個取樣與通過開關(guān)24在其輸入端B接收的線27上的閾值進(jìn)行比較。幅度比較器16的輸出就是由判定反饋譯碼器提供的判定。該判定通過線18加到延時器20，該延時了的判定通過線34a加到開關(guān)24的控制輸入端。
根據(jù)本發(fā)明的一個重要特征，回路L1包括兩個并聯(lián)的閾值調(diào)節(jié)電路26、28和一個存貯電路32。電路26、28可以作為例如可調(diào)濾波器而使用，存貯電路32可以作為例如中間抽頭的延時電路而使用。就象將要參照附圖對本發(fā)明最佳實施例的敘述所說，電路32存貯預(yù)定數(shù)量的預(yù)置判定并將所存貯的判定作為輸入加到閾值調(diào)節(jié)電路26、28上，以根據(jù)這些預(yù)判定值和已知的傳輸通道特性去調(diào)節(jié)閾值，以補償符號間干擾。
下面將敘述圖2所示本發(fā)明最佳實施例的方框圖。圖2所示判定反饋譯碼器在線10上接收在例如磁記錄/讀出通道的通道上傳輸?shù)男盘?。?數(shù)(A/D)轉(zhuǎn)換器12與在線51上施加的時鐘信號同步地對線10上的信號取樣，并以在現(xiàn)有技術(shù)中公知的方式將模擬取樣信號較換為數(shù)字取樣值。圖2所示譯碼器具有兩個回路L1、L2，回路L2包括一個將線14上的每個數(shù)字取樣和閾值相比較的幅度比較器16、一個觸發(fā)器20和一個第一多路轉(zhuǎn)換器24。幅度比較器16具有一個由A/D轉(zhuǎn)換器12經(jīng)線14連接的到第一輸入端A，和通過線27連接到多路轉(zhuǎn)換器24的一個第二輸入端B。幅度比較器16的輸出通過線18連接到觸發(fā)器20，而觸發(fā)器20的輸出則通過線34a連接到多路轉(zhuǎn)換器24的選擇輸入端。
回路L1包括2個并聯(lián)邏輯電路26、28，在最佳實施例中，它們是作為隨機存取存貯器(RAM1和RAM2)而實現(xiàn)的，且它們提供閾值調(diào)節(jié)來補償上述符號間干擾。移位寄存32存貯預(yù)定數(shù)(n-1)的預(yù)制判定，并通過第二多路轉(zhuǎn)換器36將所存貯的判定作為輸入施加給邏輯電路26、28。邏輯電路正如將要更加詳述的那樣，依據(jù)這些預(yù)制判定值和公知的傳輸通道特性來調(diào)節(jié)閾值。移位寄存器32的輸入被連接到觸發(fā)器20的輸出端上，而移位寄存器32輸出則通過線34連接到第二多路轉(zhuǎn)換器36的一個輸入端。多路轉(zhuǎn)換器36的輸出通過線38連接到每一個邏輯電路26、28上。在最佳實施例中，線38代表對RAM26和28進(jìn)行尋址的地址線。來自每個邏輯電路的各輸出信號分別加到觸發(fā)器46和52，并由此通過線48和56加到第一多路轉(zhuǎn)換器24的各輸入端。
圖3中68所示的外部控制器被用于當(dāng)線70上來自外部控制器的控制信號選通時，將新的數(shù)據(jù)通過線72、73輸入給RAM26、28。來自控制器68的選擇信號在線74上被提供給多路轉(zhuǎn)換器36以分別選擇地址線34、37。
在圖2中，正如在已有技術(shù)中公知的那樣，線10上所接收的輸入信號由例如磁記錄和讀出通道的數(shù)據(jù)傳輸通道所傳輸。為了使對最佳實施例工作的敘述變得容易，在圖4A和4B中示出了相應(yīng)于那個具體通道的傳輸通道特性的例子。如前所述，通道響應(yīng)引起借此傳輸?shù)妮斎霐?shù)據(jù)位的符號間干擾。為了簡化最佳實施例的敘述，在本例中假設(shè)是線性符號間干擾。然而應(yīng)當(dāng)注意，本發(fā)明也可以被用于減少對譯碼數(shù)據(jù)的非線性符號間干擾。
再來參看圖4A，它表示了在時域內(nèi)，傳輸通道對于一個代表二進(jìn)制“1”的單一正輸入脈沖IK＝+1的具體幅度響應(yīng)的一個例子，而圖4B則表示了對代表二進(jìn)制“0”的單一負(fù)輸入脈沖IK＝-1的響應(yīng)。沿著時間軸，在計時間隔上出現(xiàn)的時間TO至Tn內(nèi)的一些曲線具體的點，在最佳實施例中，這些點對應(yīng)于被用來使譯碼器同步工作的那些時鐘周期，就如下面將要敘述的一樣。
如圖4A所示，當(dāng)在時間To將一個正脈沖IK＝+1加到傳輸通道上時，它提供一個從To時的Co＝0到T1時的峰值C1＝5的增加的幅度。隨后，該幅值減少到T2時的C2＝-1，且繼續(xù)減小直到T3時為止，這時，它具有負(fù)峰值C3＝-3。隨后，該幅值朝著負(fù)值減少的方向增加，且在T4時達(dá)到C4＝-1，T5時C5＝0，在此以后，保持在零狀態(tài)。對于負(fù)輸入脈沖IK＝-1響應(yīng)的通道示于圖4B?？梢钥闯?，圖4B的幅度值與圖4A所示值相同但符號相反，即與圖4A的值反相。為便于進(jìn)一步敘述，下述表A描述了圖4A所示與對IK＝+1通道響應(yīng)有關(guān)的時間T0至T5內(nèi)各點處的各幅度值C0至C5。應(yīng)當(dāng)明白，在該例中，為便于敘述，幅度值C0至C5被故意選擇成整數(shù)。通過測量所獲得的實際通道響應(yīng)多半都具有非整數(shù)幅度值。
正如從圖4A、4B和表A看到的，在本例中，傳輸通道的輸入和輸出之間有一個時鐘周期的延遲，且在T1時每個幅度峰值C1＝5或C1＝-5分別相應(yīng)于輸入脈沖IK＝+1或IK＝-1。如在現(xiàn)有技術(shù)中已知的那樣，具有理想響應(yīng)的傳輸通道應(yīng)當(dāng)不改變地傳輸每一個輸入脈沖。因此，在由與輸入數(shù)據(jù)時鐘同步的時鐘信號取樣的瞬間，理想通道應(yīng)當(dāng)沒有符號間干擾。假設(shè)沒有其它干擾和噪聲存在，那么，來自這種理想輸出的偏差就是由于符號間干擾，如圖4A、4B所示。
參看圖5和下面將要示出的表B，下面將敘述由上述傳輸通道提供的對于輸入脈沖IK＝I0至I8序列所作響應(yīng)的例子。由于符號間干擾，在時間TK＝T0至T8內(nèi)任一點上的幅值A(chǔ)K＝AK0至AK8都將受到前述由該通道對前面所傳輸脈沖所作出的響應(yīng)值Ck的影響。因此，在時間TK的每一點，作為幅值Ck的疊加而生成了結(jié)果的幅值A(chǔ)K，它是從響應(yīng)由該通道前面所傳輸?shù)木唧w脈沖的具體通道中產(chǎn)生的。正如下面將要描述的那樣，最佳實施例的判定反饋譯碼器提供了閾值調(diào)節(jié)以補償Ck值。
為使對圖5所示例描述的通道響應(yīng)敘述變得容易，表B中示出了來自表A的各種幅度響應(yīng)值C0至C4，以幫助說明在時間TK內(nèi)各點上疊加的幅度值。表B中給出的全部具體值與圖5例中表示的相應(yīng)值有關(guān)。
參照表B，水平行1表示時間間隔T0至T8，在該間隔內(nèi)，傳輸通道連續(xù)接收由行2所指示的輸入脈沖I0至I8。脈沖I0＝+1是在時間To接收的;脈沖I1＝+1是在時間T1接收的;脈沖I2＝-1是在時間T2接收的等等，正如圖5所示。如同前面已經(jīng)指出的，在通道輸入端處，每個輸入脈沖IK＝+1對應(yīng)于輸入數(shù)據(jù)的二進(jìn)制“1”，IK＝-1對應(yīng)于輸入數(shù)據(jù)的二進(jìn)制“0”。如圖5所示，對應(yīng)于上述輸入脈沖序列并在通道輸出端接收的取樣起因于符號間干擾。輸出取樣是圖4A和4B所示信號各成份疊加的結(jié)果，它是由每個各自輸入脈沖引起的。有關(guān)這一點，下面還要詳述。
表B的第3至8行描述了來自即刻所接收脈沖Ik以及前面所接收脈沖的各成份CK。通過比較可以看出，表B中的第3至8行對應(yīng)于表A中的第1至6行。由于在目前所述實施例中存在有對輸入脈沖的一個間隔延遲的響應(yīng)，所以在時間Tk響應(yīng)該時刻所接收脈沖的幅值成份Co是Co＝0。C1描述了響應(yīng)在超前于Tk一個時間間隔的時間T(K-1)時所接收輸入脈沖而得到的相應(yīng)幅值成份，其幅值為+5或-5。C2描述了響應(yīng)在時間超前于Tk兩個時間間隔的T(K-2)時刻所接收脈沖的幅值，其幅值為C2＝-1或+1。后面的幅值C3其值為-3或+3，C4值為-1或+1，而C5的值為零。從圖4A、4B和表A所描述的通道脈沖響應(yīng)可以看出，正如表B中幅值C1至C4所示，在該具體實例中，每個上述的脈沖僅在4個連續(xù)間隔期間內(nèi)對取樣信號幅值作出貢獻(xiàn)。
響應(yīng)特定序列輸入脈沖Ik的時間Tk內(nèi)每一點上的實際幅值A(chǔ)k如下獲得，表B中第3至8行的值以代數(shù)的方法相加。第9行指示了其生成的和AK，它們表示了相應(yīng)于圖5中上面所指出時間上信號波形的實際取樣值。
作為一個例子，并進(jìn)一步參照圖5和表B，例如在時間T5時的幅度值A(chǔ)k如下獲得。在T5時所接收的輸入脈沖I5＝-1的基值是C0＝0;在時間T4所接收的直接超前脈沖I4＝-1的基值為C1＝-5;在T3所接收的脈沖I3＝+1的基值為C2＝-1;在T2所接收的脈沖I2＝-1的基值為C3＝+3;和在T1所接收脈沖I1＝+1的基值為C4＝-1。這樣，如圖從表B第9行和圖5中可以看出，在時間T5，其值為A5＝-5-1+3-1＝-4。
下面參照附圖6的定時圖來簡要敘述圖2所示最佳實施例的工作情況。A/D轉(zhuǎn)換器12在依次相聯(lián)的時鐘周期Tk內(nèi)將線10上的模擬取樣信號轉(zhuǎn)換成數(shù)字取樣信號并將生成的數(shù)字取樣值加到線14上。幅度比較器16將線14上的每個值A(chǔ)和線27上經(jīng)調(diào)節(jié)的數(shù)字閾值B進(jìn)行比較，這一點下面還要詳述。當(dāng)A＞B時，線18上生成的判定S將是S＝+1，或是S＝-1，其中+1表示邏輯“1”，而-1表示邏輯“0”。
如前所述，回路L1和L2同時工作，從而有效地縮短了譯碼器的工作周期。這樣，當(dāng)回路L2的幅度比較器16提供一個相應(yīng)幅值比較，并輸出下一個判定Sn以作為比較結(jié)果時，回路L1的邏輯電路26、28計算由移位寄存器32施加的并基于前面判定所選擇數(shù)(n-1)的調(diào)節(jié)閾值。為了加速判定確立過程，根據(jù)本發(fā)明的教義，一個邏輯電路，例如26，在假設(shè)相鄰的下一個判定將為Sn＝-1的情況下計算經(jīng)調(diào)節(jié)的閾值，而另一個邏輯電路28則在假設(shè)下一個判定將為Sn＝+1的情況下計算經(jīng)調(diào)節(jié)的閾值。這些來自每個邏輯電路的相應(yīng)判定被時鐘計入相應(yīng)的觸發(fā)器46、52，并由此通過線48、56提供給多路轉(zhuǎn)換器24的相應(yīng)輸入端。當(dāng)幅度比較器16生成下一個判定Sn時，該判定由此經(jīng)線18輸出并作為時標(biāo)的判定Dn通過觸發(fā)器20和線34a對多路轉(zhuǎn)換器24的一選擇輸入端定時，這一點如圖6所示定時圖所描述。隨后，線34a上的實際值Dn選擇來自多路轉(zhuǎn)換器24的正確調(diào)節(jié)的閾值。在響應(yīng)線34a上信號Dn的選擇時，多路轉(zhuǎn)換器24把該正確調(diào)節(jié)的閾值由此通過線27加到幅度比較器16，以用于下次比較。
由于如前所述兩個回路L1、L2同時工作的結(jié)果，使得依據(jù)本發(fā)明的譯碼器的工作速度顯著地增加了。從上述還可以看出，那個判定在實際使用以前，回路L1提供基于下一個判定實際值的兩個備用閾值調(diào)節(jié)值，其中一個用于待被確立的下一個判定的兩個可能值的每一個?；芈稬2選擇正確的調(diào)節(jié)閾值用于下一次閾值比較。
圖3示出了對應(yīng)于圖2方框圖的最佳實施例的詳細(xì)電路圖，下面將進(jìn)行敘述。第一和第二邏輯電路26、28最好以隨機存取存貯器實現(xiàn)，它被分成指定為RAM1和RAM2的可尋址部分和同時可存取部分。移位寄存器32包括串聯(lián)聯(lián)接的觸發(fā)器41、43等。每個觸發(fā)器存貯一個預(yù)判定。前述存貯最新判定Sn的觸發(fā)器20可以用作移位寄存器32的第一級。所存貯的判定被相繼通過線34a至34c反饋給多路轉(zhuǎn)換器36的各第一輸入端X0至X2。應(yīng)當(dāng)明白，若利用了3個以上的預(yù)判定，那么，如虛線所示，移位寄存器32內(nèi)串聯(lián)觸發(fā)器的數(shù)量就要增加了。
作為例子，幅度比較器16被用作2進(jìn)制加法器。在最佳實施例中，每個調(diào)節(jié)后的閾值B作為負(fù)值(-B)被存貯在RAM1和RAM2中。線27上的值(-B)由加法器16加到值A(chǔ)上，從而在線18上獲得差值(A-B)。當(dāng)生成的差值(A-B)大于0時，加法器在線18上輸出時應(yīng)于邏輯“1”判定的值S＝+1，反之則輸出對應(yīng)于邏輯“0”判定的值S＝-1。該判定是由觸發(fā)器20定時的，且如前述，該時標(biāo)的判定D被加在線34a上。圖6的定時圖也反映了前述操作。
外部控制器68被用于通過聯(lián)接于多路轉(zhuǎn)換器36第二輸入端Yo至Yn的數(shù)據(jù)線72、73和地址線37把新的數(shù)據(jù)插入RAM1和RAM2。新的數(shù)據(jù)代表調(diào)節(jié)后的閾值，在啟動或工作期間，這可能是必要的。讀/寫控制線70和數(shù)據(jù)輸入線72、73從外部控制器聯(lián)接到RAM26、28上。多路轉(zhuǎn)換器36的相應(yīng)輸出Zo至Zn通過地址線31a至31n連接到RAM26、28的地址上。
下面將參照附圖3所示電路圖和附圖6所示定時圖來敘述流水線數(shù)字反饋譯碼器最佳實施例的工作情況。為便于比較，電路圖中各位置上各信號的相應(yīng)指定字與定時圖中各字符相對應(yīng)。
在線51上所接收的時鐘信號CLK用于使圖3所示各電路元件同步工作，這點下面還要敘述。于是，如圖6波形A所描述，A/D轉(zhuǎn)換器12在線14上與該時鐘同步地輸出數(shù)字取樣值A(chǔ)k。在每個時鐘周期開始和在線14上出現(xiàn)信號A之間，由于A/D轉(zhuǎn)換器的工作延遲有一個輕微的時間延遲。為便于比較，前述表B中相應(yīng)幅度值A(chǔ)k在圖6所示的波形A中也進(jìn)行了描述。
如由圖3和圖6中看到的，在時間Tk的每個具體點上，幅度比較器16對線14上所接收的具體數(shù)字取樣值A(chǔ)k和線27上具體調(diào)節(jié)后的閾值Bk進(jìn)行比較。根據(jù)比較的結(jié)果，幅度比較器在與在線14上接收取樣Ak的同一個時鐘周期內(nèi)輸出一個高或低判定Sk。隨后從圖6可以看出，例如在時鐘T5，數(shù)字取樣值A(chǔ)k是A5＝-4，且該值與調(diào)節(jié)后的閾值B5＝+1進(jìn)行比較。A5+B5的代數(shù)和等于-3，小于0，因此S5＝-1，即邏輯低脈沖。從圖3和圖6還可以看出，在下一個時鐘T6，線18上的值S5經(jīng)觸發(fā)器20定時，并由此作為對應(yīng)于邏輯低脈沖的下一個時標(biāo)的判定D5+＝-1被輸出。
由比較器16提供的每個連續(xù)的判定都被觸發(fā)器20定時，并由此輸出時標(biāo)的判定作為在線34a上的下一個判定D。判定D進(jìn)一步被移位寄存器32隨后的級41、43所延遲，每級延遲一個時鐘周期。這樣被延遲的預(yù)判定通過線34a至34c加到多路轉(zhuǎn)換器36的相應(yīng)第一輸入端X0至X2。這些預(yù)判定D至F由多路轉(zhuǎn)換器36通過線31a至31c同時加到RAM26、28作為判定G、H和I。如從圖6看到的那樣，由多路轉(zhuǎn)換器36提供的輕度分布延遲引起了信號G至I相對于信號D至F而言的延遲。再參考圖3和圖6，例如在時鐘周期T5期間，兩個RAM26、28通過線31a至31c接收分別相應(yīng)于具有輕度延遲的脈沖D4、E3和F2的高脈沖G4、低脈沖H3和高脈沖I2。正如將要參照圖7和8所示的流程圖所敘述的那樣，兩個RAM26、28利用這些相應(yīng)于預(yù)判定值的高和低脈沖去調(diào)節(jié)閾值，以用于和將在線14上接收的新脈沖進(jìn)行比較。從這些附圖可以進(jìn)一步看到，在線14上的Ak值與在線34a上的時標(biāo)的判定值Dk之間有一個時鐘的延遲，這是由于閾值和值A(chǔ)k進(jìn)行比較所引起的。因此，為了確定閾值調(diào)節(jié)，例如在時鐘周期T5期間，除了預(yù)判定D4、E3和F2，還需要考慮緊跟在判定D4后面的下一個判定D5。如圖6所示，判定D5將由閾值和時鐘T4期間接收的幅值A(chǔ)4相比較而產(chǎn)生。如前所述，根據(jù)本發(fā)明的一個重要特性，RAM26、28中的每一個都提供基于預(yù)判定值D4、E3和F2以及對應(yīng)于將能從流程圖中看到下一個判定的假定值D5的閾值調(diào)節(jié)。在每個判定確立步驟期間，RAM26假定D5＝-1，而RAM28假定D5＝+1。由RAM26提供的最終調(diào)節(jié)閾值Z加在線42上再加到觸發(fā)器46，而由RAM28所提供的值L通過線50加到觸發(fā)器52上。如圖6所示，每個RAM都具有一個工作延遲。該例中在時鐘周期T5期間，如將要參照流程圖所述，線42和50上經(jīng)調(diào)節(jié)的閾值為Z5＝-1和L5＝-3。在下一個時鐘T6，線42、50上的每個值Z5、L5被相應(yīng)觸發(fā)器46、52所定時，并通過線48、56將最終時標(biāo)的值M6＝-1、N6＝-3加到多路轉(zhuǎn)換器24的相應(yīng)輸入端。隨后，在時鐘周期T6期間，值M6和N6被準(zhǔn)備好并等待由線34a上的實際最新判定值D5進(jìn)行選擇。從圖6可以看出，在本例中，實際值D5＝-1，即邏輯低值，因此，信號選擇由RAM26在線48上提供的時標(biāo)的輸出信號。隨后在T6時鐘周期內(nèi)，調(diào)節(jié)后的閾值M6＝-1作為信號B6加到加法器16。
由參考附圖3和6所作的前述可以知道，在線34a上出現(xiàn)下一個判定以前，來自第一回路L1的輸出信號M、N被準(zhǔn)備好以備回路L2的使用。由于下一個判定不需要對RAM進(jìn)行存取，它僅從由RAM預(yù)先計算的值M、N中選擇正確的閾值并將該值加到幅度比較器16，因此，提供一個判定所需的時間實質(zhì)上被縮短了。本發(fā)明的一個重要優(yōu)點就是本發(fā)明的判定反饋譯碼器在每個時鐘周期內(nèi)基本上同步地執(zhí)行兩種主要的操作，即閾值調(diào)節(jié)和閾值比較，借助這一點，與使用以按序方式執(zhí)行這些操作的系統(tǒng)相比較，它可以近兩部的速度快速地執(zhí)行這些操作。本發(fā)明的另一個優(yōu)點是RAM不被用作閾值比較，因而所需的存貯空間被限制在閾值調(diào)節(jié)所需的范圍內(nèi)。
現(xiàn)在，參照圖7所示流程圖來敘述在圖3所示實施例中由RAM1所實現(xiàn)的第一邏輯電路26的工作情況，以及參照圖8所示流程圖敘述由RAM2所實現(xiàn)的第二邏輯電路28的工作情況。如前所述，邏輯電路26根據(jù)存貯于移位寄存器32中預(yù)定數(shù)量的預(yù)判定進(jìn)行閾值調(diào)節(jié)，而假定待被確立和用于閾值調(diào)節(jié)的下一個判定的值為D＝-1。圖7所示流程圖示出了為獲得調(diào)節(jié)后的閾值，邏輯電路26所執(zhí)行的步驟順序。
如前所述，表A示出了響應(yīng)正輸入脈沖Ik＝+1所獲得的幅度值Ck，該值被用于具有圖3A和3B所示響應(yīng)的具體傳輸通道。響應(yīng)Ik＝-1所獲得的值Ck相對于表A所示的這些值都被反相了。因此，應(yīng)當(dāng)理解，當(dāng)對符號間干擾是由輸入脈沖Ik＝+1加以補償時，調(diào)節(jié)值Ck將被加到閾值上，而當(dāng)對符號間干擾的補償是由輸入信號脈沖Ik＝-1來完成時，則要從閾值中減去相同的值Ck。
從如前所述圖4B所示的通道特性和圖6所示的定時圖可以看出，響應(yīng)在T0時間加到傳輸通道上的負(fù)輸入脈沖Ik＝-1，有一個時鐘周期延遲，用于在時間T1時在通道輸出端接收一個其響應(yīng)值為C1＝-5的相應(yīng)負(fù)值。然而，由于通道的符號間干擾，存在有另外一些不希望的干擾項C2至Cn，這種干擾通過調(diào)節(jié)閾值來進(jìn)行補償。如前面已敘述過的，邏輯電路26、28利用在時間To至Tn的每個時間點上將對應(yīng)的實際值C2至Cn加到閾值上或被從閾值中減去的方法來調(diào)節(jié)閾值以補償符號間干擾，這種方法將從對下面流程圖的描述中加以描述。
參照圖7的流程圖，在由程序塊100描述的初始化以后，邏輯電路26置閾值為IH＝-C2。如前所述，電路26假定將被獲得和考慮用作閾值調(diào)節(jié)的下一個判定將是D＝-1。因此，如圖4B所示，第一個幅度將是+C2。如程序塊101所描述，該值+C2被從閾值中減掉。由于在該例中，閾值的初始值為TH＝0，所以，調(diào)節(jié)后的閾值將是TH＝-C2。
此后，程序塊102確定最后一個預(yù)確立判定是G＝+1還是G＝-1。在G＝+1的情況下，下一個調(diào)節(jié)值C3將被加到閾值上，如圖4A所示并由程序塊103描述。若G＝-1，將從預(yù)先調(diào)節(jié)的閾值中減去值C3，如程序塊104所示并相對于圖4B所示的通道特性來說非常明顯。
進(jìn)一步參看程序塊105，它確定直接超前于判定G的判定H是H＝+1還是H＝-1。如程序塊106所示并從圖4A可以看出，當(dāng)H＝+1時，調(diào)節(jié)值C4被加到調(diào)節(jié)后的閾值上，反之，則從其中減去該值，這從圖4B可以看出并如程序塊107所示。
程序塊108確定直接超前于判定H的判定I是I＝+1還是I＝-1。當(dāng)I＝+1時，調(diào)節(jié)值C5被加到前面所調(diào)節(jié)的閾值上，反之則從其中減去該值，上述兩步驟分別由程序塊109、110描述，并從圖4A和圖4B中看出。在目前敘述的例子中，將變得C5＝0，因此，由程序塊108至110所描述的操作將被刪除。然而，通常對于那些不同于圖4A、4B所描述的通道特性來講，利用大于圖7所示調(diào)節(jié)值的數(shù)來提供閾值調(diào)節(jié)可能是需要的。在這種情況下，圖7所示流程圖將被一些附加的程序塊加以擴展，根據(jù)前面的敘述提供附加的步驟。
起因于圖7所示流程圖的隨后調(diào)節(jié)的閾值作為輸出信號Z通過線42從邏輯電路26上提供，并通過觸發(fā)器46被定時。如前所述，在線48上最終的時標(biāo)的信號M被加到多路轉(zhuǎn)接器24。
參考圖8所描述的流程圖，它示出了假定下一個待被圖3電路提供的判定將是D＝+1的第二邏輯電路28的工作情況。從圖4A的傳輸通道特性可以看出，在這種情況下，第一閾值補償值是C2＝-1。隨后，如程序塊121所描述，該值C2被加到初始0閾值上。然后，通過程序塊122，確定緊靠前面所提供判定G的值。
通過對從程序塊122作為起點之后的程序塊進(jìn)行比較可以看出，圖7和圖8所示流程圖的工作是相同的。即由圖7流程圖中程序塊102至111所描述的第一邏輯電路26的上述操作與由圖8所示流程圖程序塊122至131所描述的第二邏輯電路28的操作是相同的。因此，與圖7所示相同的電路28的操作部分就不再敘述，以避免重復(fù)。
通過前面的敘述可以很清楚地看到，圖7和圖8的流程圖可能含有另外的步驟，用以根據(jù)具體的通道特性，利用另外的補償值Ck來調(diào)節(jié)閾值。應(yīng)當(dāng)明白，對于由幅度比較器16提供的每一個新的判定，上述圖7和圖8流程圖所描述的操作都是重復(fù)。
在具體參考最佳實施例展示和敘述本發(fā)明時，應(yīng)當(dāng)理解，在形式和細(xì)節(jié)上對本發(fā)明可以作出變化和修改，而不脫離所附權(quán)利要求規(guī)定的本發(fā)明的范疇。
權(quán)利要求
1.一種用于提供判定并以此來確定由通道所傳輸?shù)臄?shù)字?jǐn)?shù)據(jù)流的位值的譯碼器，包括用于提供幅值比較的裝置，該裝置具有用于接收對應(yīng)于通過所述通道傳輸數(shù)據(jù)的連續(xù)信號取樣的第一輸入端，和用于接收可調(diào)節(jié)閾值的第二輸入端，該閾值用于和每個取樣值進(jìn)行比較，所述裝置提供確定每個所述數(shù)據(jù)位的值的判定，其值的確定為當(dāng)所述的取樣值大于所述的閾值時，具有第一信號值，而當(dāng)所取樣值等于或小于所述閾值時具有第二信號值；用于存貯由上述提供幅值比較的裝置所提供的預(yù)定數(shù)量的判定的裝置；第一和第二閾值調(diào)節(jié)電路，其中的每一個閾值調(diào)節(jié)電路接收上述所存貯的預(yù)定數(shù)量的判定，并對其作出響應(yīng)，以提供相應(yīng)的調(diào)節(jié)后的閾值，所述第一閾值調(diào)節(jié)電路在所述存貯的判定后面提供基于指定給序列中下一個判定的第一預(yù)定信號值的上述調(diào)節(jié)后的閾值，上述第二閾值調(diào)節(jié)電路在所述存貯的判定后面提供基于指定給序列中下一個判定的第二預(yù)定信號值的上述調(diào)節(jié)后閾值；具有選擇輸入端的切換裝置，它同于接收來自上述提供幅值比較的裝置的上述下一個判定的實際值，并且作為對它的響應(yīng)，把基于所述下一個判定的所述實際值的上述調(diào)節(jié)后閾值中的一個加到用于提供幅值比較的裝置的上述第二輸入端。
2.根據(jù)權(quán)利要求1所述的譯碼器，其特征在于上述所接收信號取樣具有數(shù)字值，當(dāng)所說數(shù)字取樣值大于所說的閾值時，每個由上述用于幅值比較的裝置所提供的判定等于第一邏輯電平，并當(dāng)所述的數(shù)字取樣值等于或低于所述閾值時，每個所述的判定等于第二邏輯電平;所述第一和第二閾值調(diào)節(jié)電路是各自的邏輯電路，其中所述的第一邏輯電路在所述存貯的判定后面提供基于指定給序列中下一個判定的第一邏輯電平的上述調(diào)節(jié)后的閾值，所述第二邏輯電路在所述存貯的判定后面提供基于指定給序列中所述下一個判定的第二邏輯電平的所述調(diào)節(jié)后的閾值。
3.一種用于提供判定并以此來確定通過通道所傳輸?shù)臄?shù)字?jǐn)?shù)據(jù)流的位值的譯碼器，包括用于提供幅值比較的裝置，該裝置具有用于接收相應(yīng)于由所述通道傳輸?shù)纳鲜鰯?shù)據(jù)的數(shù)據(jù)位的連續(xù)數(shù)字值的第一輸入端，和用于接收可調(diào)節(jié)閾值的第二輸入端，該閾值用于和每個上述數(shù)字值進(jìn)行比較，所述裝置提供確定每個所述數(shù)據(jù)位的值的判定，其值確定為當(dāng)所述的數(shù)字值大于所述閾值時，具有第一邏輯電平，并當(dāng)所述數(shù)字值等于或小于所述閾值時，具有第二邏輯電平，用于存貯由提供幅值比較的裝置所提供的預(yù)定數(shù)量的判定的裝置;第一和第二邏輯電路，其中的每一個邏輯電路都用于接收所存貯的預(yù)定數(shù)量的判定，并對其作出響應(yīng)，提供相應(yīng)的調(diào)節(jié)后的閾值，所述第一邏輯電路在所述存貯的判定后面提供基于指定給序列中下一個判定的第一邏輯電平的上述調(diào)節(jié)后的閾值，且所述第二邏輯電路在所述存貯的判定后面提供基于指定給序列中下一個判定的第二邏輯電平的上述調(diào)節(jié)后的閾值;具有選擇輸入端的切換裝置，用于接收來自提供幅值比較裝置的所述下一個判定的實際值，并對其作出響應(yīng)，將基于所述下一個判定實際值的所述調(diào)節(jié)后的閾值中的一個加到所述用于提供幅值比較的上述裝置的所述第二輸入端。
4.根據(jù)權(quán)利要求3所述的譯碼器，其特征在于，用于存貯的裝置是移位寄存裝置，它具有預(yù)定數(shù)量的串聯(lián)連接的存貯單元，用以將所述判定延遲一個時鐘周期，每個存貯單元具有由其施加所述延遲判定的輸出端，其中，所述第一串聯(lián)存貯單元的所述輸出端被耦合到上述切換裝置的選擇輸入端，第二和隨后串聯(lián)的存貯單元的輸出端被分別耦合到第一和第二邏輯電路。
5.根據(jù)權(quán)利要求3所述的譯碼器，其特征在于上述用于提供幅值比較的裝置包括加法器裝置，該加法器裝置用于提供在它的第一輸入端處所接收的數(shù)字值與在它的第二輸入端處所接收的調(diào)節(jié)后的閾值的和，且當(dāng)所述的和大于0時，所述判定等于所述第一邏輯電平，而當(dāng)所述和等于或小于0時，所述判定等于第二邏輯電平。
6.根據(jù)權(quán)利要求3所述的譯碼器，其特征在于第一和第二邏輯裝置包括隨機存取存貯器裝置。
7.一種用于提供判定并以此來確定由通道傳輸?shù)臄?shù)字?jǐn)?shù)據(jù)流的位值的譯碼器，包括用于提供幅值比較的裝置，該裝置具有用于接收對應(yīng)于以預(yù)定時鐘頻率傳輸?shù)臄?shù)據(jù)流數(shù)據(jù)位的連續(xù)數(shù)字取樣值的第一輸入端，和用于接收可調(diào)節(jié)閾值的第二輸入端，所述裝置把每個上述數(shù)字值和上述閾值相比較，并提供連續(xù)的判定以確定每個所述數(shù)據(jù)位的值，當(dāng)數(shù)字值大于閾值時，上述值為第一邏輯電平，而當(dāng)所述數(shù)字值等于或小于所述閾值時，則為第二邏輯電平;移位寄存器裝置，用于存貯由所述提供幅值比較的裝置提供的連續(xù)的預(yù)定數(shù)量判定，移位寄存器具有預(yù)定數(shù)量的串聯(lián)的存貯單元，用于將所述連續(xù)的判定延遲一個時鐘周期;第一和第二邏輯電路，其中每一個用于接收存貯的預(yù)定數(shù)量的判定，并對其作出響應(yīng)，同時提供相應(yīng)的調(diào)節(jié)后的閾值，所述第一邏輯電路在所述存貯判定之后提供基于指定給序列中下一個判定的第一邏輯電平的所述調(diào)節(jié)后的閾值，且第二邏輯電路提供基于指定給所述存貯判定后序列中下一個判定的第二邏輯電平的所述調(diào)節(jié)后的閾值;具有選擇輸入端的切換裝置，用于接收來自用于提供幅值比較裝置所述下一個判定的實際值，并作出響應(yīng)，將基于所述下個判定實際值的所述調(diào)節(jié)后的閾值中的一個加到所述用于提供幅值比較裝置的第二輸入端上;且其中每個所述移位寄存器的所述存貯單元具有用于由其施加延遲判定的輸出端，第一個所述串聯(lián)存貯單元的輸出端被耦合到所述切換裝置的選擇輸入端，而所有存貯單元的輸出端分別耦合到第一和第二邏輯電路。
8.一種用于提供判定并以此確定由通道所傳輸?shù)臄?shù)字?jǐn)?shù)據(jù)流的位值的方法，包括下述步驟連續(xù)地將對應(yīng)于由傳輸通道所傳輸?shù)乃鰯?shù)據(jù)的信號取樣施加給用于提供幅值比較的裝置;利用所述裝置將每個取樣值和閾值進(jìn)行比較，并提供連續(xù)的判定用以確定所述數(shù)據(jù)流每一位的值，當(dāng)所述取樣值大于所述閾值時，具有第一預(yù)定信號值，當(dāng)所述取樣值等于或小于所述閾值時，具有第二預(yù)定信號值;存貯預(yù)定量的連續(xù)判定;把存貯的所述預(yù)定數(shù)量的判定施加給第一和第二閾值調(diào)節(jié)電路;當(dāng)所述第一閾值調(diào)節(jié)電路假設(shè)序列中所述存貯判定后面的下一個判定將具有第一信號值，第二閾值調(diào)節(jié)電路假定序列中下一個判定將具有第二信號值時，利用所述第一和第二閾值調(diào)節(jié)電路分別調(diào)節(jié)所述閾值;選擇所述調(diào)節(jié)后的閾值中的一個，用于基于所述下一個判定實際值的所述比較步驟。
9.一種用以提供判定，并由此確定由通道所傳輸?shù)臄?shù)字?jǐn)?shù)據(jù)流的位值的方法，其步驟包括連續(xù)地把對應(yīng)于所述數(shù)據(jù)位的數(shù)字取樣值施加給用于提供幅值比較的裝置;利用所述裝置將每個所述數(shù)字值和閾值進(jìn)行比較，以提供連續(xù)的判定，用以確定所述數(shù)據(jù)流每一位的值，當(dāng)所述數(shù)字值大于所述閾值時，具有第一邏輯電平，而當(dāng)所述數(shù)字值等于或小于所述閾值時，具有第二邏輯電平;存貯預(yù)定數(shù)量的連續(xù)判定;把存貯的預(yù)定量的判定施加給第一和第二邏輯電路;當(dāng)?shù)谝贿壿嬰娐分付ㄐ蛄兄兴龃尜A判定后下一個判定的值為所述第一邏輯電平，以及所述第二邏輯電路指定給所述下一個判定的值等于所述第二邏輯電平時，利用所述第一和第二邏輯電路分別調(diào)節(jié)所述閾值;選擇所述調(diào)節(jié)后的閾值中的一個，用于基于所述下一個判定實際值的所述比較步驟。
全文摘要
本發(fā)明判定反饋譯碼器接收由通道所傳輸數(shù)據(jù)位的信號波形的連續(xù)取樣值。由幅值比較器比較取樣值和閾值，依結(jié)果，提供連續(xù)的判定以確定相應(yīng)數(shù)據(jù)位的值。一預(yù)定數(shù)量的預(yù)判定被存貯并被加到第一和第二閾值調(diào)節(jié)電路。當(dāng)?shù)谝浑娐坊诖_立的下一判定將具有第一信號值的假設(shè)來提供調(diào)節(jié)，和第二電路基于下一判定將具有第二信號值的假設(shè)來提供調(diào)節(jié)時，每個電路依據(jù)預(yù)判定的各自對應(yīng)值調(diào)節(jié)閾值。
文檔編號H04L25/06GK1058683SQ9110520
公開日1992年2月12日 申請日期1991年7月31日 優(yōu)先權(quán)日1990年7月31日
發(fā)明者保羅·S·紐比, 丹·E·包爾 申請人:安佩克斯公司