本發(fā)明涉及多路并行信號的接收領(lǐng)域，具體涉及一種多路并行數(shù)據(jù)信號的對齊方法及系統(tǒng)。

背景技術(shù)：

在光通信及無線通信系統(tǒng)中，經(jīng)常會實時接收處理多路并行模擬信號，例如QPSK(Quadrature Phase Shift Keyin，正交相移鍵控)信號的I路和Q路。多路并行模擬信號一般通過多個高速ADC(Analog Digital Converter，模-數(shù)轉(zhuǎn)器)芯片轉(zhuǎn)化為多路并行的數(shù)字信號，再使用高速收發(fā)設(shè)備來接收并行的數(shù)字信號并對其進行處理，高速收發(fā)設(shè)備例如FPGA(Field Programmable Gate Array，現(xiàn)場可編程門陣列)和ASIC(Application Specific Integrated Circuit，專用集成電路)芯片等。

但是，從ADC到FPGA或ASIC時，可能因電路布線延時或者高速收發(fā)通道的內(nèi)部結(jié)構(gòu)不穩(wěn)定，而使得各路數(shù)據(jù)難以同步，各路數(shù)據(jù)之間前后錯位N(N為正整數(shù))個數(shù)據(jù)碼元的現(xiàn)象，進而導(dǎo)致接收端數(shù)據(jù)解調(diào)錯誤。

技術(shù)實現(xiàn)要素：

針對現(xiàn)有技術(shù)中存在的缺陷，本發(fā)明解決的技術(shù)問題為：自動對齊碼元錯位的多路并行數(shù)據(jù)。本發(fā)明能夠簡單而準(zhǔn)確的對齊各路并行數(shù)據(jù)，避免接收端數(shù)據(jù)解調(diào)錯誤，非常便于人們使用，適于推廣。

為達到以上目的，本發(fā)明提供的多路并行數(shù)據(jù)信號的對齊方法，包括以下步驟：

S1：生成與需要對齊的多路并行模擬信號的碼元周期相同的測試模擬信號，將測試模擬信號分為2路，分別對2路測試模擬信號進行模數(shù)轉(zhuǎn)換后，得到2路測試數(shù)字信號：測試數(shù)字信號1和測試數(shù)字信號2，轉(zhuǎn)到S2；

S2：分別在2路測試數(shù)字信號中，同步獲取N個碼元周期長度的序列：I(n)和Q(n)，N＞2M，M為定義的最大碼元周期數(shù)，I(n)與測試數(shù)字信號1對應(yīng)，Q(n)與測試數(shù)字信號2對應(yīng)；

將Q(n)循環(huán)移位k₁位后，得到k₁的取值范圍為1至N，根據(jù)和I(n)計算得到第一相關(guān)值SUM1(k₁)，計算公式為：

將I(n)循環(huán)移位k₂位后，得到k₂的取值范圍為1至N，根據(jù)和Q(n)計算得到第二相關(guān)值SUM2(k₂)，計算公式為：

確定與SUM1(k₁)絕對值的峰值對應(yīng)的k₁值k_1x，確定與SUM2(k₂絕對值的峰值對應(yīng)的k₂值k_2x；將k_1x與k_2x進行比較：

若k_1x＞k_2x，將測試數(shù)字信號1的調(diào)整參數(shù)1設(shè)置為：對數(shù)字信號位移k_2x個碼元周期，將測試數(shù)字信號2的調(diào)整參數(shù)2設(shè)置為：對數(shù)字信號位移0個碼元周期；

若k_1x＜k_2x，將測試數(shù)字信號1的調(diào)整參數(shù)1設(shè)置為：對數(shù)字信號位移0個碼元周期，將測試數(shù)字信號2的調(diào)整參數(shù)2設(shè)置為：對數(shù)字信號位移k_1x個碼元周期，轉(zhuǎn)到S3；

S3：按照S1的方式將2路并行模擬信號經(jīng)模數(shù)轉(zhuǎn)換為并行數(shù)字信號：并行數(shù)字信號1和并行數(shù)字信號2，并行數(shù)字信號1的傳輸路徑與測試數(shù)字信號1相同，并行數(shù)字信號2的傳輸路徑與測試數(shù)字信號2相同；按照S3中的調(diào)整參數(shù)1，對并行數(shù)字信號1的碼元周期進行調(diào)整，按照S3中的調(diào)整參數(shù)2，對并行數(shù)字信號2的碼元周期進行調(diào)整。

與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點在于：

參見S1至S3可知，本發(fā)明通過自主研制的并行數(shù)據(jù)信號對齊算法，能夠自動計算得出多路并行數(shù)據(jù)信號的調(diào)整參數(shù)，多路并行數(shù)據(jù)信號經(jīng)模數(shù)轉(zhuǎn)換和高速收發(fā)設(shè)備后，根據(jù)調(diào)整參數(shù)進行調(diào)整，即可簡單而準(zhǔn)確的對齊各路并行數(shù)據(jù)。因此，與現(xiàn)有技術(shù)中經(jīng)模數(shù)轉(zhuǎn)換和高速收發(fā)設(shè)備傳輸后，難以同步的各路并行數(shù)據(jù)相比，本發(fā)明能夠自動對齊各路并行數(shù)據(jù)，進而避免了接收端數(shù)據(jù)解調(diào)錯誤，非常便于人們使用，適于推廣。

附圖說明

圖1為本發(fā)明實施例中多路并行數(shù)據(jù)信號的對齊方法的流程圖。

圖2為本發(fā)明實施例中多路并行數(shù)據(jù)信號的對齊系統(tǒng)的信號傳輸流程圖。

具體實施方式

以下結(jié)合附圖及實施例對本發(fā)明作進一步詳細(xì)說明。

參見圖1所示，本發(fā)明實施例中的多路并行數(shù)據(jù)信號的對齊方法，包括以下步驟：

S1：生成與需要對齊的多路并行模擬信號(本實施例對齊2路并行數(shù)據(jù)信號)的碼元周期相同的測試模擬信號，測試模擬信號優(yōu)選為PRBS(Pseudo-Random Binary Sequence，偽隨機二進制序列)信號；將測試模擬信號分為2路，分別對2路測試模擬信號進行模數(shù)轉(zhuǎn)換后，得到2路測試數(shù)字信號：測試數(shù)字信號1和測試數(shù)字信號2，轉(zhuǎn)到S2。

S2：分別在2路測試數(shù)字信號中，同步獲取N個碼元周期長度的序列：I(n)和Q(n)，N＞2M，M為定義的最大碼元周期數(shù)，I(n)與測試數(shù)字信號1對應(yīng)，Q(n)與測試數(shù)字信號2對應(yīng)。

將Q(n)循環(huán)移位k₁位后，得到k₁的取值范圍為1～N，根據(jù)和I(n)計算得到第一相關(guān)值SUM1(k₁)，計算公式為：

將I(n)循環(huán)移位k₂位后，得到k₂的取值范圍為1～N，根據(jù)和Q(n)計算得到第二相關(guān)值SUM2(k₂)，計算公式為：

確定與SUM1(k₁)絕對值的峰值對應(yīng)的k₁值k_1x，確定與SUM2(k₂絕對值的峰值對應(yīng)的k₂值k_2x；將k_1x與k_2x進行比較：

若k_1x＞k_2x，將測試數(shù)字信號1的調(diào)整參數(shù)1設(shè)置為：對數(shù)字信號位移k_2x個碼元周期，將測試數(shù)字信號2的調(diào)整參數(shù)2設(shè)置為：對數(shù)字信號位移0個碼元周期；

若k_1x＜k_2x，將測試數(shù)字信號1的調(diào)整參數(shù)1設(shè)置為：對數(shù)字信號位移0個碼元周期，將測試數(shù)字信號2的調(diào)整參數(shù)2設(shè)置為：對數(shù)字信號位移k_1x個碼元周期，轉(zhuǎn)到S3。

S3：按照S1的方式將2路并行模擬信號經(jīng)模數(shù)轉(zhuǎn)換為并行數(shù)字信號：并行數(shù)字信號1和并行數(shù)字信號2，并行數(shù)字信號1的傳輸路徑與測試數(shù)字信號1相同，并行數(shù)字信號2的傳輸路徑與測試數(shù)字信號2相同；按照S3中的調(diào)整參數(shù)1，對并行數(shù)字信號1的碼元周期進行調(diào)整(即將并行數(shù)字信號1位移k_2x或0個碼元周期)，按照S3中的調(diào)整參數(shù)2，對并行數(shù)字信號2的碼元周期進行調(diào)整(即將并行數(shù)字信號2位移0或k_1x個碼元周期)。

參見圖2所示，本發(fā)明實施例中的實現(xiàn)上述方法的多路并行數(shù)據(jù)信號的對齊系統(tǒng)，包括測試信號生成模塊、高速發(fā)送通道、對齊計算模塊、數(shù)據(jù)處理模塊和2套信號對齊組件。

2套信號對齊組件中，1套信號對齊組件包括順次相連的數(shù)據(jù)選擇器1、ADC1、高速接收通道1和移位模塊1，另1套信號對齊組件包括順次相連的數(shù)據(jù)選擇器2、ADC2、高速接收通道2和移位模塊2；數(shù)據(jù)選擇器1至ADC1的傳輸路徑，與數(shù)據(jù)選擇器2至ADC2的傳輸路徑等長；ADC1至高速接收通道1的傳輸路徑，與ADC2至高速接收通道2的傳輸路徑等長。

測試信號生成模塊通過高速發(fā)送通道，分別與數(shù)據(jù)選擇器1、數(shù)據(jù)選擇器2相連；高速發(fā)送通道至數(shù)據(jù)選擇器1的傳輸路徑，與高速發(fā)送通道至數(shù)據(jù)選擇器2的傳輸路徑等長。對齊計算模塊分別與移位模塊1、移位模塊2相連，移位模塊1、移位模塊2均與數(shù)據(jù)處理模塊相連。

測試信號生成模塊用于：生成與需要對齊的多路并行模擬信號的碼元周期相同的測試模擬信號(PRBS信號)后，將測試模擬信號傳輸至高速發(fā)送通道。

高速發(fā)送通道用于：將測試模擬信號分為兩路，將兩路測試模擬分別傳輸至數(shù)據(jù)選擇器1和數(shù)據(jù)選擇器2。

數(shù)據(jù)選擇器1用于：接收并行模擬信號1和測試模擬信號，根據(jù)測試使能信號的控制，發(fā)送并行模擬信號1或測試模擬信號至ADC1。

數(shù)據(jù)選擇器2用于：接收并行模擬信號2和測試信號，根據(jù)測試使能信號的控制，發(fā)送并行模擬信號2或測試信號至ADC2。

ADC1用于：接收并行模擬信號1時，將并行模擬信號1模數(shù)轉(zhuǎn)換為并行數(shù)字信號1后，傳輸至移位模塊1；接收測試模擬信號1時，將測試模擬信號1模數(shù)轉(zhuǎn)換為測試數(shù)字信號1后，傳輸至移位模塊1。

ADC2用于：接收并行模擬信號2時，將并行模擬信號2模數(shù)轉(zhuǎn)換為并行數(shù)字信號2后，傳輸至移位模塊2；接收測試模擬信號2時，將測試模擬信號2模數(shù)轉(zhuǎn)換為測試數(shù)字信號2后，傳輸至移位模塊2。

移位模塊1用于：接收測試數(shù)字信號1后，向?qū)R計算模塊發(fā)送計算信號1，等待對齊計算模塊返回調(diào)整參數(shù)1；接收并行數(shù)字信號1時，根據(jù)調(diào)整參數(shù)1對并行數(shù)字信號1的碼元周期進行調(diào)整后，傳輸至數(shù)據(jù)處理模塊。

移位模塊2用于：接收測試數(shù)字信號2后，向?qū)R計算模塊發(fā)送計算信號2，等待對齊計算模塊返回調(diào)整參數(shù)2；接收并行數(shù)字信號2時，根據(jù)調(diào)整參數(shù)2對并行數(shù)字信號2的碼元周期進行調(diào)整后，傳輸至數(shù)據(jù)處理模塊。

對齊計算模塊用于：收到計算信號1和計算信號2后，分別在測試數(shù)字信號1和測試數(shù)字信號2中，同步獲取N個碼元周期長度的序列：I(n)和Q(n)，N＞2M，M為移位模塊所能移位的最大碼元周期數(shù)，I(n)與測試數(shù)字信號1對應(yīng)，Q(n)與測試數(shù)字信號2對應(yīng)。

將Q(n)循環(huán)移位k₁位后，得到k₁的取值范圍為1～N，根據(jù)和I(n)計算得到第一相關(guān)值SUM1(k₁)，計算公式為：

將I(n)循環(huán)移位k₂位后，得到k₂的取值范圍為1～N，根據(jù)和Q(n)計算得到第二相關(guān)值SUM2(k₂)，計算公式為：

確定與SUM1(k₁)絕對值的峰值對應(yīng)的k₁值k_1x，確定與SUM2(k₂絕對值的峰值對應(yīng)的k₂值k_2x；將k_1x與k_2x進行比較：

若k_1x＞k_2x，將移位模塊1的調(diào)整參數(shù)1設(shè)置為：對數(shù)字信號位移k_2x個碼元周期，向移位模塊1返回調(diào)整參數(shù)1；將移位模塊2的調(diào)整參數(shù)2設(shè)置為：對數(shù)字信號位移0個碼元周期，向移位模塊2返回調(diào)整參數(shù)2；

若k_1x＜k_2x，將移位模塊1的調(diào)整參數(shù)1設(shè)置為：對數(shù)字信號位移0個碼元周期，向移位模塊1返回調(diào)整參數(shù)1；將移位模塊2的調(diào)整參數(shù)2設(shè)置為：對數(shù)字信號位移k_1x個碼元周期，向移位模塊2返回調(diào)整參數(shù)2。

數(shù)據(jù)處理模塊用于：對經(jīng)移位模塊1調(diào)整后的并行數(shù)字信號1進行處理，對經(jīng)移位模塊2調(diào)整后的并行數(shù)字信號2進行處理。

進一步，本發(fā)明不局限于上述實施方式，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也視為本發(fā)明的保護范圍之內(nèi)。本說明書中未作詳細(xì)描述的內(nèi)容屬于本領(lǐng)域?qū)I(yè)技術(shù)人員公知的現(xiàn)有技術(shù)。