一種ptp網(wǎng)絡(luò)精密時(shí)間同步終端裝置制造方法
【專利摘要】本實(shí)用新型提供了一種PTP網(wǎng)絡(luò)精密時(shí)間同步終端裝置，微處理器分別與接口電路、網(wǎng)絡(luò)物理層電路相連接，網(wǎng)絡(luò)物理層電路還連接網(wǎng)絡(luò)接口電路；接口電路為微處理器提供電源控制、燒寫升級(jí)、串口數(shù)據(jù)通信接口和網(wǎng)絡(luò)時(shí)間同步接口；微處理器通過(guò)與網(wǎng)絡(luò)物理層電路配合，進(jìn)行PTP精密時(shí)間同步協(xié)議報(bào)文的解析與打包、本地時(shí)鐘的保持以及時(shí)間戳的產(chǎn)生；網(wǎng)絡(luò)接口電路用于進(jìn)行以太網(wǎng)絡(luò)的報(bào)文通信。本實(shí)用新型設(shè)計(jì)合理，結(jié)構(gòu)簡(jiǎn)單，功耗低，體積小，成本低，實(shí)現(xiàn)了PTP網(wǎng)絡(luò)精密時(shí)間同步的主時(shí)鐘以及從時(shí)鐘兩種終端模式。
【專利說(shuō)明】一種PTP網(wǎng)絡(luò)精密時(shí)間同步終端裝置

【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于網(wǎng)絡(luò)通信【技術(shù)領(lǐng)域】，具體涉及到ΡΤΡ網(wǎng)絡(luò)精密時(shí)間同步終端的實(shí)現(xiàn)裝置。

【背景技術(shù)】
[0002]隨著網(wǎng)絡(luò)技術(shù)特別是以太網(wǎng)絡(luò)技術(shù)的不斷進(jìn)步升級(jí)，網(wǎng)絡(luò)與人類的生產(chǎn)生活已密不可分。而網(wǎng)絡(luò)時(shí)間同步是保證網(wǎng)絡(luò)正常運(yùn)行的重要因素。
[0003]傳統(tǒng)的ΝΤΡ網(wǎng)絡(luò)時(shí)間同步協(xié)議同步精度在毫秒量級(jí)，已不能滿足特定網(wǎng)絡(luò)與特定場(chǎng)合的網(wǎng)絡(luò)時(shí)間同步精度要求。
[0004]IEEE 1588標(biāo)準(zhǔn)，全稱為網(wǎng)絡(luò)測(cè)量與控制系統(tǒng)的精密時(shí)間同步標(biāo)準(zhǔn)，簡(jiǎn)稱精密時(shí)間協(xié)議PTP，其基本思路是構(gòu)造主從時(shí)鐘模式進(jìn)行網(wǎng)絡(luò)精密時(shí)間的逐層同步。
[0005]PTP可以使用硬件輔助模式進(jìn)行精密時(shí)間戳的獲取來(lái)去除軟件處理的不確定性的影響，進(jìn)而提尚同步精度。
[0006]目前國(guó)內(nèi)外眾多廠商都針對(duì)PTP技術(shù)開發(fā)PTP主從時(shí)鐘設(shè)備，但是結(jié)構(gòu)復(fù)雜，研發(fā)成本大，短時(shí)期內(nèi)不能普及應(yīng)用。


【發(fā)明內(nèi)容】

[0007]為了克服現(xiàn)有技術(shù)的不足，本發(fā)明提供一種設(shè)計(jì)合理、結(jié)構(gòu)簡(jiǎn)單、功耗低、體積小、成本低的PTP網(wǎng)絡(luò)精密時(shí)間同步終端裝置。
[0008]本發(fā)明解決其技術(shù)問(wèn)題所采用的技術(shù)方案是:包括接口電路、微處理器、網(wǎng)絡(luò)物理層電路和網(wǎng)絡(luò)接口電路；微處理器分別與接口電路、網(wǎng)絡(luò)物理層電路相連接，網(wǎng)絡(luò)物理層電路還連接網(wǎng)絡(luò)接口電路；接口電路為微處理器提供電源控制、燒寫升級(jí)、串口數(shù)據(jù)通信接口和網(wǎng)絡(luò)時(shí)間同步接口 ；微處理器通過(guò)與網(wǎng)絡(luò)物理層電路配合，進(jìn)行PTP精密時(shí)間同步協(xié)議報(bào)文的解析與打包、本地時(shí)鐘的保持以及時(shí)間戳的產(chǎn)生；網(wǎng)絡(luò)接口電路用于進(jìn)行以太網(wǎng)絡(luò)的報(bào)文通信。
[0009]所述微處理器的型號(hào)為L(zhǎng)PC1758FBD80。
[0010]所述網(wǎng)絡(luò)物理層電路的型號(hào)為DP83640。
[0011]本發(fā)明的有益效果是:采用接口電路、微處理器、網(wǎng)絡(luò)物理層電路與網(wǎng)絡(luò)接口電路相聯(lián)接構(gòu)成。接口電路為微處理器提供電源控制、燒寫升級(jí)、串口數(shù)據(jù)通信接口，并且作為網(wǎng)絡(luò)時(shí)間同步接口，接口電路提供了外部10MHz頻率源、外部PPS秒脈沖與時(shí)碼輸入接口及本地PPS秒脈沖與時(shí)碼輸出接口。網(wǎng)絡(luò)接口電路用于進(jìn)行以太網(wǎng)絡(luò)的報(bào)文通信。微處理器通過(guò)與網(wǎng)絡(luò)物理層電路配合，進(jìn)行PTP精密時(shí)間同步協(xié)議報(bào)文的解析與打包、本地時(shí)鐘的保持以及時(shí)間戳的產(chǎn)生。該裝置實(shí)現(xiàn)了 PTP網(wǎng)絡(luò)精密時(shí)間同步的主時(shí)鐘以及從時(shí)鐘兩種終端模式。

【專利附圖】

【附圖說(shuō)明】
[0012]圖1是本發(fā)明的電氣原理方框圖。
[0013]圖2是本發(fā)明的電子線路原理圖。

【具體實(shí)施方式】
[0014]下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明進(jìn)一步說(shuō)明，本發(fā)明包括但不僅限于下述實(shí)施例。
[0015]本發(fā)明包括:對(duì)整機(jī)進(jìn)行控制的微處理器；接口電路，該電路與微處理器相連接；網(wǎng)絡(luò)物理層電路，該電路分別與微處理器和網(wǎng)絡(luò)接口電路相連接；網(wǎng)絡(luò)接口電路，該電路與網(wǎng)絡(luò)物理層電路相連接。
[0016]本發(fā)明的微處理器的型號(hào)為L(zhǎng)PC1758FBD80。
[0017]本發(fā)明的網(wǎng)絡(luò)物理層芯片的型號(hào)為DP83640。
[0018]圖1是本發(fā)明的電氣原理方框圖，參見圖1。在圖1中，本發(fā)明由接口電路、微處理器、網(wǎng)絡(luò)物理層電路、網(wǎng)絡(luò)接口電路連接構(gòu)成。微處理器分別與接口電路、網(wǎng)絡(luò)物理層電路相連接。網(wǎng)絡(luò)物理層電路分別與網(wǎng)絡(luò)接口電路與微處理器相連接。微處理器通過(guò)與網(wǎng)絡(luò)物理層電路配合，進(jìn)行PTP精密時(shí)間同步協(xié)議報(bào)文的解析與打包、本地時(shí)鐘的保持以及時(shí)間戳的產(chǎn)生。
[0019]在圖2中，本實(shí)施例的接口電路由插座J1、集成電路U3、電阻R1、電阻R4、電容C1連接構(gòu)成，集成電路U3的型號(hào)為ICS502MI，封裝為SOIC8。3.3伏供電電壓VDD由插座J1的10腳輸入，電源地VSS由插座J1的9腳輸入。插座J1的3、4、5、6、7腳接微處理器。插座J1的1、2、7腳接網(wǎng)絡(luò)物理層電路。集成電路U3的1腳接插座J1的8腳。集成電路U3的5腳接網(wǎng)絡(luò)物理層電路。插座J1的8腳通過(guò)電阻R4接網(wǎng)絡(luò)物理層電路。集成電路U3的2、6、7腳接電源VDD，3腳接地VSS。插座J1的7腳通過(guò)電阻R1接電源VDD，通過(guò)電容C1接地VSS。
[0020]本實(shí)施例的微處理器由集成電路U1構(gòu)成，集成電路U1的型號(hào)為L(zhǎng)PC1758FBD80，封裝為L(zhǎng)QFP80。集成電路U1的14腳接插座J1的7腳、41腳接插座J1的6腳、60腳接插座J1的5腳、79腳接插座J1的3腳、80腳接插座J1的4腳。集成電路U1的49、50、69、70、71、72、73、74、75、76腳接網(wǎng)絡(luò)物理層電路。集成電路U1的8、10、16、21、34、42、56、67、77腳接電源VDD，集成電路U1的9、12、24、33、43、57、66、78腳接地VSS。
[0021]本實(shí)施例的網(wǎng)絡(luò)物理層電路由集成電路U2、電阻R2、電阻R3、電阻R11、電阻R12、電阻R13構(gòu)成，集成電路U2的型號(hào)為DP83640，封裝為L(zhǎng)QFP48。集成電路U2的30腳接集成電路U1的49腳、31腳接集成電路U1的50腳、3腳接集成電路U1的76腳、4腳接集成電路U1的75腳、2腳接集成電路U1的74腳、40腳接集成電路U1的73腳、46腳接集成電路U1的72腳、45腳接集成電路U1的71腳、41腳接集成電路U1的70腳、1腳接集成電路U1的69腳。集成電路U2的13、14、16、17、27、28腳與網(wǎng)絡(luò)接口電路相連。集成電路U2的30腳通過(guò)電阻R2接電源VDD，40腳通過(guò)電阻R3接地VSS，20腳通過(guò)電阻R11接電源VDD，5、42腳通過(guò)電阻1?13接地￥55，6、21、39、43腳通過(guò)電阻1?12接地￥55。集成電路U2的19、32、48 腳接電源 VDD，15、18、35、47 腳接地 VSS。
[0022]本實(shí)施例的網(wǎng)絡(luò)接口由RJ45接口 J2、電感L1、電阻R5、電阻R6、電阻R7、電阻R8、電阻R9、電阻R10構(gòu)成，RJ45網(wǎng)絡(luò)接口的型號(hào)為HR911105A。RJ45接口 J2的3腳與集成電路U2的14腳相連、6腳接集成電路U2的13腳、1腳接集成電路U2的17腳、2腳接集成電路U2的168腳。RJ45接口 J2的3腳通過(guò)電阻R5接電源VDD，6腳通過(guò)電阻R6接電源VDD，1腳通過(guò)電阻R7接電源VDD，2腳通過(guò)電阻R8接電源VDD。RJ45接口 J2的11腳通過(guò)串聯(lián)電阻R10與集成電路U2的28相連接。RJ45接口 J2的10腳通過(guò)串聯(lián)電阻R9與集成電路U2的27相連接。RJ45接口 J2的4、5、9、12腳接電源VDD。RJ45接口 J2的8、13、14腳接地GND。地VSS與地GND通過(guò)電感L1連接。
[0023]本發(fā)明的工作原理如下:
[0024]將本裝置置于其相應(yīng)的設(shè)備上，其通過(guò)插座J1進(jìn)行連接。插座J1的10腳外接3.3伏電源VDD，9腳接地VSS，7腳接入外部10MHz頻率源。本裝置的集成電路U3是倍頻芯片，通過(guò)圖2所示連接配置其倍頻系數(shù)為2.5，故將10MHz頻率源輸入倍頻為25MHz的頻率輸出，經(jīng)集成電路U3的5腳輸入給集成電路U2。本裝置上電進(jìn)行集成電路U1、集成電路U2的初始化。3腳為串口輸入端，4腳為串口輸出端，其串口協(xié)議數(shù)據(jù)為TTL電平。RJ45接口 J2為網(wǎng)絡(luò)數(shù)據(jù)的輸入輸出接口。如果外部連接網(wǎng)絡(luò)，即可與其他PTP網(wǎng)絡(luò)終端設(shè)備進(jìn)行ARP協(xié)議通信，建立PTP通信連接。
[0025]本裝置可以配置為PTP主時(shí)鐘或者從時(shí)鐘終端模式。
[0026]當(dāng)本裝置作為PTP主時(shí)鐘終端時(shí)，插座J1的1腳接收外部時(shí)間源的PPS秒脈沖信息輸入，4腳接收外部時(shí)間源的串口時(shí)碼信息輸入。通過(guò)這兩路信息分別輸入給集成電路U1的80腳與集成電路U2的22腳，集成電路U1解析出當(dāng)前的串口時(shí)碼信息，通過(guò)49、50腳控制集成電路U2在下一個(gè)PPS秒脈沖到來(lái)時(shí)啟動(dòng)本地時(shí)鐘。本地時(shí)鐘是以8ns為遞增的一個(gè)加法器，當(dāng)達(dá)到1秒計(jì)數(shù)后自動(dòng)完成秒位時(shí)間的遞增。集成電路U1通過(guò)49、50腳讀取集成電路U2的相應(yīng)寄存器的外部時(shí)間源PPS秒脈沖相對(duì)于本地時(shí)間的時(shí)間戳信息，然后在集成電路U1內(nèi)部計(jì)算本地時(shí)鐘的PPS秒脈沖與外部時(shí)間源PPS秒脈沖的差值，然后通過(guò)該差值來(lái)糾正本地時(shí)鐘達(dá)到本地時(shí)鐘鎖定于外部時(shí)間源。插座J1的2腳接收來(lái)自于集成電路U2的本地輸出PPS秒脈沖信號(hào)、5腳接收來(lái)自于集成電路U1的本地串行時(shí)碼信息輸出。
[0027]在集成電路U1內(nèi)部，則根據(jù)PTP協(xié)議的主時(shí)鐘參數(shù)要求打包PTP報(bào)文，依次加入IP報(bào)頭、UDP報(bào)頭及MAC報(bào)文信息，然后定時(shí)發(fā)送網(wǎng)絡(luò)同步報(bào)文經(jīng)76、75腳傳送給集成電路U2。集成電路U2根據(jù)報(bào)文類別產(chǎn)生時(shí)間戳信息，集成電路U1通過(guò)49、50腳讀取集成電路U2的相應(yīng)寄存器的時(shí)間戳信息，并將其通過(guò)網(wǎng)絡(luò)跟隨報(bào)文發(fā)送給對(duì)應(yīng)的其他PTP網(wǎng)絡(luò)終端設(shè)備。網(wǎng)絡(luò)報(bào)文通過(guò)集成電路U2的16、17腳發(fā)送到RJ45網(wǎng)絡(luò)接口 J2的1、2腳后傳送到以太網(wǎng)絡(luò)。
[0028]作為PTP主時(shí)鐘終端，其也會(huì)接收到其他PTP從時(shí)鐘網(wǎng)絡(luò)終端發(fā)送來(lái)的延時(shí)請(qǐng)求報(bào)文信息，經(jīng)RJ45網(wǎng)絡(luò)接口 J2的3、6腳接收網(wǎng)絡(luò)報(bào)文電平信號(hào)傳送給集成電路U2的14、13腳。在集成電路U2內(nèi)部會(huì)根據(jù)報(bào)文類別進(jìn)行相應(yīng)處理，產(chǎn)生時(shí)間戳信息，然后集成電路U1通過(guò)49、50腳讀取集成電路U2的相應(yīng)寄存器的時(shí)間戳信息。集成電路U2通過(guò)71、72腳接收來(lái)自集成電路U2的45、46腳的網(wǎng)絡(luò)報(bào)文信息，并在集成電路U1的內(nèi)部進(jìn)行報(bào)文的逐層解析，得到原始PTP報(bào)文，提取相應(yīng)的參數(shù)值，打包構(gòu)成延遲應(yīng)答報(bào)文，將相應(yīng)的時(shí)間戳信息置于其中發(fā)送給相應(yīng)的PTP從時(shí)鐘網(wǎng)絡(luò)終端。
[0029]當(dāng)本裝置作為PTP從時(shí)鐘終端時(shí)，其只能夠從以太網(wǎng)絡(luò)上獲取來(lái)自于其他PTP主時(shí)鐘設(shè)備或裝置發(fā)送來(lái)的同步報(bào)文進(jìn)行時(shí)間同步。RJ45網(wǎng)絡(luò)接口 J2的1腳和4腳即使存在外部時(shí)間源信號(hào)也是不可用的。當(dāng)本裝置連接到以太網(wǎng)絡(luò)，通過(guò)RJ45網(wǎng)絡(luò)接口 J2接收到網(wǎng)絡(luò)報(bào)文，然后通過(guò)3、6腳傳送給集成電路U2的13、14腳。集成電路U2接收到網(wǎng)絡(luò)報(bào)文后，會(huì)對(duì)其進(jìn)行判斷，如果是相應(yīng)的PTP報(bào)文，會(huì)在集成電路U2內(nèi)部產(chǎn)生時(shí)間戳信息，集成電路U1通過(guò)49、50腳讀取集成電路U2的相應(yīng)寄存器的時(shí)間戳信息。集成電路U2通過(guò)45、46腳將網(wǎng)絡(luò)報(bào)文發(fā)送到集成電路U1的71、72腳。集成電路U1得到來(lái)自于集成電路U2的網(wǎng)絡(luò)報(bào)文后，會(huì)對(duì)其進(jìn)行解析判斷是否為主時(shí)鐘發(fā)送來(lái)的響應(yīng)PTP同步報(bào)文，確認(rèn)是同步報(bào)文信息后，才會(huì)糾正本地時(shí)鐘。
[0030]為了獲得網(wǎng)絡(luò)延遲信息，達(dá)到時(shí)間同步的目的，PTP從時(shí)鐘終端還需要向PTP主時(shí)鐘終端發(fā)送延遲請(qǐng)求報(bào)文。集成電路U1根據(jù)PTP協(xié)議的從時(shí)鐘參數(shù)要求打包PTP報(bào)文，依次加入IP報(bào)頭、UDP報(bào)頭及MAC報(bào)文信息，然后定時(shí)發(fā)送網(wǎng)絡(luò)同步報(bào)文經(jīng)76、75腳傳送給集成電路U2。集成電路U2根據(jù)報(bào)文類別產(chǎn)生時(shí)間戳信息，集成電路U1通過(guò)49、50腳讀取集成電路U2的相應(yīng)寄存器的時(shí)間戳信息。網(wǎng)絡(luò)報(bào)文通過(guò)集成電路U2的16、17腳發(fā)送到RJ45網(wǎng)絡(luò)接口 J2的1、2腳后傳送到以太網(wǎng)絡(luò)。
[0031]當(dāng)PTP從時(shí)鐘終端獲得其他PTP主時(shí)鐘設(shè)備或終端發(fā)送來(lái)的延遲應(yīng)答信息后，在集成電路U1內(nèi)部對(duì)該報(bào)文進(jìn)行逐層解析，得到相應(yīng)的時(shí)間戳信息。集成電路U1然后根據(jù)時(shí)間戳信息進(jìn)行時(shí)間延遲的計(jì)算，達(dá)到PTP從時(shí)鐘終端同步于PTP主時(shí)鐘設(shè)備或終端的目的。
[0032]作為PTP從時(shí)鐘終端，插座J1的2腳接收來(lái)自于集成電路U2的本地輸出PPS秒脈沖信號(hào)、5腳接收來(lái)自于集成電路U1的本地串行時(shí)碼信息輸出。
【權(quán)利要求】
1.一種PTP網(wǎng)絡(luò)精密時(shí)間同步終端裝置，包括接口電路、微處理器、網(wǎng)絡(luò)物理層電路和網(wǎng)絡(luò)接口電路，其特征在于:微處理器分別與接口電路、網(wǎng)絡(luò)物理層電路相連接，網(wǎng)絡(luò)物理層電路還連接網(wǎng)絡(luò)接口電路；接口電路為微處理器提供電源控制、燒寫升級(jí)、串口數(shù)據(jù)通信接口和網(wǎng)絡(luò)時(shí)間同步接口 ；微處理器通過(guò)與網(wǎng)絡(luò)物理層電路配合，進(jìn)行PTP精密時(shí)間同步協(xié)議報(bào)文的解析與打包、本地時(shí)鐘的保持以及時(shí)間戳的產(chǎn)生；網(wǎng)絡(luò)接口電路用于進(jìn)行以太網(wǎng)絡(luò)的報(bào)文通信。
2.根據(jù)權(quán)利要求1所述的PTP網(wǎng)絡(luò)精密時(shí)間同步終端裝置，其特征在于:所述微處理器的型號(hào)為L(zhǎng)PC1758FBD80。
3.根據(jù)權(quán)利要求1所述的PTP網(wǎng)絡(luò)精密時(shí)間同步終端裝置，其特征在于:所述網(wǎng)絡(luò)物理層電路的型號(hào)為DP83640。
【文檔編號(hào)】H04L7/00GK204258824SQ201420579542
【公開日】2015年4月8日 申請(qǐng)日期:2014年10月9日 優(yōu)先權(quán)日:2014年10月9日
【發(fā)明者】王康, 胡永輝, 武建鋒, 閆溫合 申請(qǐng)人:中國(guó)科學(xué)院國(guó)家授時(shí)中心