基于鏈式分數(shù)階積分電路模塊的0.9階Zhou混沌系統(tǒng)電路的制作方法
【專利摘要】本發(fā)明提供一種基于鏈式分數(shù)階積分電路模塊的0.9階Zhou混沌系統(tǒng)電路，鏈式分數(shù)階積分電路模塊，電阻Rx與電容Cx并聯(lián)，形成第一部分，電阻Ry與電容Cy并聯(lián)，形成第二部分，電阻Rz與電容Cz并聯(lián)，形成第三部分，電阻Rw與電容Cw并聯(lián)，形成第四部分，級聯(lián)輸入引腳PI1、PI2和輸出引腳P接第一部分，第一部分接輸出引腳P1和第二部分，第二部分接輸出引腳P2和第三部分，第三部分接輸出引腳P3和第四部分，第四部分接輸出引腳P4和級聯(lián)輸出引腳PO1、PO2。本發(fā)明采用鏈式結(jié)構(gòu)，設(shè)計制作了PCB電路，0.9階分數(shù)階積分電路由前三部分組成，第四部分不用，懸空，采用這種方法的實現(xiàn)0.9階分數(shù)階混沌系統(tǒng)電路，可靠性高，不易出錯。
【專利說明】基于鏈式分數(shù)階積分電路模塊的0.9階Zhou混沌系統(tǒng)電路

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種通用分數(shù)階積分電路模塊及其0.9階混沌系統(tǒng)電路實現(xiàn)，特別涉及一種基于鏈式分數(shù)階積分電路模塊的0.9階Zhou混沌系統(tǒng)電路。

【背景技術(shù)】
[0002]因為實現(xiàn)分數(shù)階混沌系統(tǒng)的電路的電阻和電容都是非常規(guī)電阻和電容，一般采用電阻串聯(lián)和電容并聯(lián)的方法實現(xiàn)，目前，實現(xiàn)的主要方法是利用現(xiàn)有的電阻和電容在面包板上組合的方法，這種方法可靠性和穩(wěn)定性比較低，并且存在容易出錯，出錯后不易查找等問題，本發(fā)明為克服這個問題，采用鏈式結(jié)構(gòu)，設(shè)計制作了 PCB電路，電路由四部分組成，每部分又由四個電阻和一個電位器串聯(lián)后，與四個電容并聯(lián)組成的通用分數(shù)階積分模塊電路，0.9階分數(shù)階積分電路由前三部分組成，第四部分不用，懸空，采用這種方法的實現(xiàn)0.9階分數(shù)階混沌系統(tǒng)電路，可靠性高，不易出錯。


【發(fā)明內(nèi)容】

[0003]本發(fā)明要解決的技術(shù)問題是提供一種基于鏈式分數(shù)階積分電路模塊的0.9階Zhou混沌系統(tǒng)電路，本發(fā)明采用如下技術(shù)手段實現(xiàn)發(fā)明目的:
[0004]1、一種鏈式分數(shù)階積分電路模塊，其特征是在于:電阻Rx與電容Cx并聯(lián)，形成第一部分，電阻Ry與電容Cy并聯(lián)，形成第二部分，電阻Rz與電容Cz并聯(lián)，形成第三部分，電阻Rw與電容Cw并聯(lián)，形成第四部分，級聯(lián)輸入引腳PU、PI2和輸出引腳P接第一部分，第一部分接輸出引腳Pl和第二部分，第二部分接輸出引腳P2和第三部分，第三部分接輸出引腳P3和第四部分，第四部分接輸出引腳P4和級聯(lián)輸出引腳P01、P02。
[0005]2、根據(jù)權(quán)利要求1所述一種鏈式分數(shù)階積分電路模塊，其特征在于:所述電阻Rx由電位器Rxl和電阻Rx2、Rx3、Rx4、Rx5串聯(lián)組成，所述電容Cx由電容CxU Cx2、Cx3、Cx4并聯(lián)組成；所述電阻Ry由電位器Ryl和電阻Ry2、Ry3, Ry4、Ry5串聯(lián)組成，所述電容Cy由電容071、072、073、074，并聯(lián)組成;所述電阻Rz由電位器Rzl和電阻Rz2、Rz3、Rz4、Rz5串聯(lián)組成，所述電容Cz由電容Czl、Cz2、Cz3、Cz4并聯(lián)組成；所述電阻Rw由電位器Rwl和電阻Rw2、Rw3、Rw4、Rw5串聯(lián)組成，所述電容Cw由電容Cwl、Cw2、Cw3、Cw4并聯(lián)組成。
[0006]3、根據(jù)權(quán)利要求1所述一種鏈式分數(shù)階積分電路模塊，所述0.9階積分電路模塊，根據(jù)權(quán)利要求1、2，其特征在于:所述級聯(lián)輸入引腳PI1、PI2懸空，所述輸出引腳P1、P2、P4懸空，所述級聯(lián)輸出引腳P01、P02懸空，所述電阻Rx = 62.84M，所述電位器Rxl = 22M，所述電阻 Rx2 = 10M、Rx3 = 10M、Rx4 = 10M、Rx5 = 10M，所述電容 Cx = 1.232uF，所述電容Cxl = luF、Cx2 = 100nF、Cx3 = 100nF、Cx4 = 33nF ;所述電阻 Ry = 0.25M，所述電位器 Ryl=51K,所述電阻 Ry2 = 200K、Ry3 = 0K、Ry4 = 0K、Ry5 = OK，所述電容 Cy = 1.840uF，所述電容 Cyl = luF、Cy2 = 470nF、Cy3 = 330nF、Cy4 = 47nF ;所述電阻 Rz = 0.0025M,所述電位器 Rzl = 0.51K 和所述電阻 Rz2 = 2K、Rz3 = 0K、Rz4 = 0K、Rz5 = OK，所述電容 Cz =1.1uF,所述電容Czl = luF、Cz2 = 10nF> Cz3懸空、Cz4懸空；所述電阻Rw,所述電位器Rwl和所述電阻Rw2、Rw3、Rw4、Rw5，所述電容Cw和所述電容Cwl、Cw2、Cw3、Cw4，均懸空。
[0007]4、基于鏈式分數(shù)階積分電路模塊的0.9階Zhou混沌系統(tǒng)電路，其特征在于:
[0008](I) Zhou混沌系統(tǒng)i為:

【權(quán)利要求】
1.一種鏈式分數(shù)階積分電路模塊，其特征是在于:電阻Rx與電容Cx并聯(lián)，形成第一部分，電阻Ry與電容Cy并聯(lián)，形成第二部分，電阻Rz與電容Cz并聯(lián)，形成第三部分，電阻Rw與電容Cw并聯(lián)，形成第四部分，級聯(lián)輸入引腳PI1、PI2和輸出引腳P接第一部分，第一部分接輸出引腳Pl和第二部分，第二部分接輸出引腳P2和第三部分，第三部分接輸出引腳P3和第四部分，第四部分接輸出引腳P4和級聯(lián)輸出引腳P01、P02。
2.根據(jù)權(quán)利要求1所述一種鏈式分數(shù)階積分電路模塊，其特征在于:所述電阻Rx由電位器Rxl和電阻Rx2、Rx3、Rx4、Rx5串聯(lián)組成，所述電容Cx由電容Cx1、Cx2、Cx3、Cx4并聯(lián)組成；所述電阻Ry由電位器Ryl和電阻Ry2、Ry3、Ry4、Ry5串聯(lián)組成，所述電容Cy由電容Cyl、Cy2、Cy3、Cy4，并聯(lián)組成;所述電阻Rz由電位器Rzl和電阻Rz2、Rz3、Rz4、Rz5串聯(lián)組成，所述電容Cz由電容Czl、Cz2、Cz3、Cz4并聯(lián)組成；所述電阻Rw由電位器Rwl和電阻Rw2、Rw3、Rw4、Rw5串聯(lián)組成,所述電容Cw由電容Cwl、Cw2、Cw3、Cw4并聯(lián)組成。
3.根據(jù)權(quán)利要求1所述一種鏈式分數(shù)階積分電路模塊，所述0.9階積分電路模塊，根據(jù)權(quán)利要求1、2，其特征在于:所述級聯(lián)輸入引腳PI1、PI2懸空，所述輸出引腳P1、P2、P4懸空，所述級聯(lián)輸出引腳POl、P02懸空，所述電阻Rx = 62.84M，所述電位器Rxl = 22M，所述電阻 Rx2 = 10M、Rx3 = 10M、Rx4 = 10M、Rx5 = 10M，所述電容 Cx = 1.232uF，所述電容 Cxl=1uF、Cx2 = 100nF、Cx3 = 100nF、Cx4 = 33nF ;所述電阻 Ry = 0.25M,所述電位器 Ryl =51K,所述電阻 Ry2 = 200K、Ry3 = OK、Ry4 = OK、Ry5 = 0K，所述電容 Cy = 1.840uF，所述電容 Cyl = luF、Cy2 = 470nF、Cy3 = 330nF、Cy4 = 47nF ;所述電阻 Rz = 0.0025M，所述電位器 Rzl = 0.5IK 和所述電阻 Rz2 = 2K、Rz3 = OK、Rz4 = OK、Rz5 = 0K，所述電容 Cz =1.1uF,所述電容Czl = luF、Cz2 = 10nF> Cz3懸空、Cz4懸空；所述電阻Rw,所述電位器Rwl和所述電阻Rw2、Rw3、Rw4、Rw5,所述電容Cw和所述電容Cwl、Cw2、Cw3、Cw4,均懸空。
4.基于鏈式分數(shù)階積分電路模塊的0.9階Zhou混沌系統(tǒng)電路，其特征在于: (1)Zhou混沛系統(tǒng)i為:
(2)0.9階Zhou混沌系統(tǒng)ii為:
(3)根據(jù)0.9階Zhou混沌系統(tǒng)ii構(gòu)造模擬電路，利用運算放大器U1、運算放大器U2及電阻和0.9階積分電路模塊U5、0.9階積分電路模塊U6、0.9階積分電路模塊U7構(gòu)成反相加法器和反相0.9階積分器，利用乘法器U3和乘法器U4實現(xiàn)乘法運算，所述運算放大器Ul和運算放大器U2采用LF347N，所述乘法器U3和乘法器U4采用AD633JN ； 所述運算放大器Ul連接運算放大器U2、乘法器U3、乘法器U4和0.9階積分電路模塊U5、0.9階積分電路模塊U6，所述運算放大器U2連接乘法器U3、乘法器U4和0.9階積分電路模塊U7，所述乘法器U3連接運算放大器Ul，所述乘法器U4連接運算放大器U2 ； 所述運算放大器Ul的第I引腳通過電阻R8與Ul的第6引腳相接，第2引腳通過電阻R7與Ul第I引腳相接，第3、5、10、12引腳接地，第4引腳接VCC，第11引腳接VEE，第6引腳接0.9階積分電路模塊U6的P引腳，第7引腳接輸出y，通過電阻R5與第9引腳相接，接0.9階積分電路模塊U6的P3引腳，接乘法器U3的第I引腳，接乘法器U4的第I引腳，第8引腳接輸出X，通過電阻R2與第13引腳相接，通過電阻R6與第2引腳相接，接乘法器U4的第3引腳，接0.9階積分電路模塊U5的P3引腳，第9引腳接0.9階積分電路模塊U5的P引腳，第13引腳通過電阻R3與第14引腳相接，第14引腳通過電阻R4與第9引腳相接； 所述運算放大器U2的第1、2、6、7、13、14引腳懸空，第3、5、10、12引腳接地，第4引腳接VCC，第11引腳接VEE，第8引腳輸出z，通過電阻RlO與U2的第9引腳相接，接乘法器U3的第3引腳，接接0.9階積分電路模塊U7的P3引腳，第9引腳接0.9階積分電路模塊U7的P引腳； 所述乘法器U3的第I引腳接Ul的第7腳，第3引腳接U2的第8引腳，第2、4、6引腳均接地，第5引腳接VEE，第7引腳通過電阻Rl接Ul第13引腳，通過電阻R9接Ul第6引腳，第8引腳接VCC; 所述乘法器U4的第I引腳接Ul的第7腳，第3引腳接Ul的第8腳，第2、4、6引腳均接地，第5引腳接VEE,H 7引腳通過電阻Rll接U2第9引腳，第8引腳接VCC ； 所述0.9階積分電路模塊U5的PI1、PI2、POl、P02、Pl、P2、P4弓I腳懸空，P弓I腳接運算放大器Ul的第9引腳，P3引腳接接運算放大器Ul的第8引腳； 所述0.9階積分電路模塊U6的PI1、PI2、POl、P02、Pl、P2、P4弓I腳懸空，P弓I腳接運算放大器Ul的第6引腳，P3引腳接接運算放大器Ul的第7引腳； 所述0.9階積分電路模塊U7的PI1、PI2、POl、P02、Pl、P2、P4弓I腳懸空，P弓I腳接運算放大器U2的第9引腳，P3引腳接接運算放大器U2的第8引腳。
【文檔編號】H04L9/00GK104202151SQ201410483134
【公開日】2014年12月10日 申請日期:2014年9月19日 優(yōu)先權(quán)日:2014年9月19日
【發(fā)明者】王曉紅 申請人:王曉紅