用于l3層線路盤的自動(dòng)化測(cè)試設(shè)備及方法
【專利摘要】本發(fā)明公開了一種用于L3層線路盤的自動(dòng)化測(cè)試設(shè)備及方法，涉及通信設(shè)備線路盤功能和性能測(cè)試領(lǐng)域。該設(shè)備包括測(cè)試子架、網(wǎng)絡(luò)管理平臺(tái)和集成儀表；測(cè)試子架內(nèi)部設(shè)置有自動(dòng)化測(cè)試單元，其包括電源模塊、時(shí)鐘模塊、現(xiàn)場(chǎng)可編程門陣列FPGA模塊、單盤管理控制模塊、以太網(wǎng)交換模塊和接口電路模塊；時(shí)鐘模塊、FPGA模塊、接口電路模塊、單盤管理控制模塊、以太網(wǎng)交換模塊均與電源模塊相連；時(shí)鐘模塊、接口電路模塊、單盤管理控制模塊、以太網(wǎng)交換模塊均與FPGA模塊相連；所述單盤管理控制模塊與以太網(wǎng)交換模塊相連。本發(fā)明不僅測(cè)試的準(zhǔn)確性和測(cè)試效率均較高，而且占用的測(cè)試環(huán)境資源較少，能夠降低搭建成本，縮短搭建過程，便于人們使用。
【專利說明】用于L3層線路盤的自動(dòng)化測(cè)試設(shè)備及方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及通信設(shè)備線路盤功能和性能測(cè)試領(lǐng)域，具體涉及一種用于L3層線路盤的自動(dòng)化測(cè)試設(shè)備及方法。

【背景技術(shù)】
[0002]IPRAN(IP Rad1 Access Network Carrier, IP 化無線回傳承載網(wǎng))通信設(shè)備主要應(yīng)用于城域網(wǎng)內(nèi)，IPRAN通信設(shè)備使用時(shí)，以基站回傳為主，能夠滿足綜合業(yè)務(wù)承載的路由解決方案。IPRAN通信設(shè)備的核心是L3(網(wǎng)絡(luò)層)層線路盤，隨著光通信的不斷發(fā)展，L3層線路盤已經(jīng)廣泛應(yīng)用于社會(huì)之中。對(duì)L3層線路盤進(jìn)行生產(chǎn)測(cè)試和驗(yàn)證測(cè)試所采用的測(cè)試方法為:測(cè)試人員利用IPRAN的功能子架搭建復(fù)雜的點(diǎn)對(duì)點(diǎn)的測(cè)試平臺(tái)，在測(cè)試平臺(tái)中導(dǎo)入交叉配置、并進(jìn)行復(fù)雜的光纖連接后進(jìn)行測(cè)試。
[0003]但是，使用上述測(cè)試平臺(tái)對(duì)L3層線路盤進(jìn)行驗(yàn)證測(cè)試和生產(chǎn)測(cè)試時(shí)，存在以下缺陷:
[0004](I)現(xiàn)有的測(cè)試平臺(tái)采用點(diǎn)對(duì)點(diǎn)測(cè)試，測(cè)試平臺(tái)所需的標(biāo)準(zhǔn)配置為2塊RCUOl (路由管理)盤、4塊S⑶01 (交叉時(shí)鐘)盤、2塊電源盤、I塊端子板、2塊rop (PowerDistribut1n Protect,設(shè)備架頂電源分配子架)和2個(gè)功能子架。功能子架不僅體積較大，功耗較大，而且重量較重，占用場(chǎng)地較大，進(jìn)而占用了大量的測(cè)試環(huán)境資源，搭建測(cè)試平臺(tái)(尤其是搭建多套測(cè)試平臺(tái))時(shí)，提高了測(cè)試平臺(tái)搭建的成本，延長(zhǎng)了測(cè)試平臺(tái)的搭建過程；對(duì)于搭建多套測(cè)試平臺(tái)而言，不便于人們使用。
[0005](2)對(duì)L3層線路盤進(jìn)行驗(yàn)證測(cè)試和生產(chǎn)測(cè)試時(shí)的功能測(cè)試項(xiàng)目為:業(yè)務(wù)對(duì)通測(cè)試、時(shí)鐘功能測(cè)試、L3層靜態(tài)業(yè)務(wù)測(cè)試、LSP (Label Switched Path，標(biāo)簽交換路徑)1: 1、Bfd(Bidirect1nal Forwardding Detect1n,雙向轉(zhuǎn)發(fā)檢測(cè))、0AM(Operat1nAdministrat1n and Maintenance,操作、管理和維護(hù))、MCC(Management Communicat1nChannel，管理通信通道)、S1 (同步狀態(tài)標(biāo)志)及時(shí)鐘提取，功能測(cè)試項(xiàng)目較多，測(cè)試所有功能測(cè)試項(xiàng)目時(shí)，均需要人工拔插光纖、切換主備SCU01機(jī)盤和手動(dòng)控制儀表收發(fā)包，其操作過程比較復(fù)雜。
[0006](3)現(xiàn)有的測(cè)試平臺(tái)的光纖連接比較復(fù)雜，單塊機(jī)盤測(cè)試時(shí)間為15分鐘左右，測(cè)試效率較低。


【發(fā)明內(nèi)容】

[0007]針對(duì)現(xiàn)有技術(shù)中存在的缺陷，本發(fā)明的目的在于提供一種用于L3層線路盤的自動(dòng)化測(cè)試設(shè)備及方法，不僅測(cè)試的準(zhǔn)確性和測(cè)試效率均較高，而且占用的測(cè)試環(huán)境資源較少，能夠降低搭建成本，縮短搭建過程，便于人們使用。
[0008]為達(dá)到以上目的，本發(fā)明提供一種用于L3層線路盤的自動(dòng)化測(cè)試設(shè)備，包括測(cè)試子架、網(wǎng)絡(luò)管理平臺(tái)和用于與網(wǎng)絡(luò)層L3層線路盤的光口連接的集成儀表；所述測(cè)試子架包括若干測(cè)試板，每塊測(cè)試板均開有串口、網(wǎng)口和L3層線路盤安裝槽，所有測(cè)試板通過各自的串口相互連接，任意一塊測(cè)試板的網(wǎng)口與網(wǎng)絡(luò)管理平臺(tái)相連；
[0009]所述測(cè)試子架內(nèi)部設(shè)置有自動(dòng)化測(cè)試單元，所述自動(dòng)化測(cè)試單元包括電源模塊、時(shí)鐘模塊、現(xiàn)場(chǎng)可編程門陣列FPGA模塊、單盤管理控制模塊、以太網(wǎng)交換模塊和接口電路模塊；所述時(shí)鐘模塊、FPGA模塊、接口電路模塊、單盤管理控制模塊、以太網(wǎng)交換模塊均通過測(cè)試板的背板與電源模塊相連；所述時(shí)鐘模塊、接口電路模塊、單盤管理控制模塊、以太網(wǎng)交換模塊均與FPGA模塊相連；所述單盤管理控制模塊與以太網(wǎng)交換模塊相連；
[0010]所述單盤管理控制模塊包括扣板BMU，所述FPGA模塊分別通過數(shù)據(jù)線、地址總線與BMU相連，所述BMU上設(shè)置有輸入/輸出端I/O端口；所述以太網(wǎng)交換模塊包括以太網(wǎng)交換芯片；BMU與以太網(wǎng)交換芯片相連，以太網(wǎng)交換芯片與背板相連；
[0011]所述接口電路模塊包括正轉(zhuǎn)換芯片、逆正轉(zhuǎn)換芯片和3個(gè)隔離芯片:第一隔離芯片、第二隔離芯片和第三隔離芯片；所述FPGA模塊分別通過正轉(zhuǎn)換芯片、逆正轉(zhuǎn)換芯片、第一隔離芯片、第二隔離芯片、第三隔離芯片與背板相連；
[0012]所述自動(dòng)化測(cè)試設(shè)備對(duì)L3層線路盤進(jìn)行測(cè)試時(shí)，將所有需要測(cè)試的L3層線路盤與集成儀表相連，所有L3層線路盤通過光纖相互連接；通過網(wǎng)絡(luò)管理平臺(tái)的輔助測(cè)試軟件設(shè)置集成儀表的測(cè)試參數(shù)；將所有需要測(cè)試的L3層線路盤插入測(cè)試板中，測(cè)試板告知輔助測(cè)試軟件L3層線路盤的在位信息；
[0013]電源模塊為時(shí)鐘模塊、FPGA模塊、單盤管理控制模塊、以太網(wǎng)交換模塊供電；每塊測(cè)試盤將對(duì)應(yīng)的L3層線路盤的特征碼上報(bào)至BMU，BMU根據(jù)當(dāng)前收到的特征碼確定當(dāng)前L3層線路盤的類型后，啟動(dòng)與當(dāng)前L3線路盤的類型對(duì)應(yīng)的測(cè)試主線程；
[0014]FPGA模塊模擬低速信號(hào)，低速信號(hào)包括系統(tǒng)識(shí)別信號(hào)、告警總線信號(hào)、路由管理RCUOl盤的在位信號(hào)、以及交叉時(shí)鐘S⑶01盤的主備控制信號(hào)；FPGA將在位信號(hào)和主備控制信號(hào)通過第一隔離芯片發(fā)送至背板，F(xiàn)PGA將系統(tǒng)識(shí)別信號(hào)通過第二隔離芯片發(fā)送至背板，F(xiàn)PGA將告警總線信號(hào)通過第三隔離芯片發(fā)送至背板；
[0015]背板根據(jù)收到的低速信號(hào)與當(dāng)前L3層線路盤對(duì)應(yīng)的低速信號(hào)，對(duì)當(dāng)前L3層線路盤進(jìn)行低速信號(hào)測(cè)試，若測(cè)試通過，在輔助測(cè)試軟件的測(cè)試界面顯示測(cè)試通過結(jié)果、對(duì)當(dāng)前L3層線路盤進(jìn)行開銷總線測(cè)試，若測(cè)試未通過，在測(cè)試界面顯示測(cè)試未通過結(jié)果，結(jié)束；
[0016]對(duì)當(dāng)前L3層線路盤進(jìn)行開銷總線測(cè)試時(shí)，F(xiàn)PGA模塊模擬S⑶01盤、并按照與開銷總線格式對(duì)應(yīng)的特定總線內(nèi)容通過正轉(zhuǎn)換芯片發(fā)送至當(dāng)前L3層線路盤，F(xiàn)PGA模塊通過逆轉(zhuǎn)換芯片接收當(dāng)前L3層線路盤返回的與當(dāng)前特定總線內(nèi)容對(duì)應(yīng)的返回信息；FPGA模塊根據(jù)發(fā)送的特定總線內(nèi)容和接收的返回信息，對(duì)當(dāng)前L3層線路盤進(jìn)行開銷總線測(cè)試，若測(cè)試通過，在測(cè)試界面顯示測(cè)試通過結(jié)果，對(duì)當(dāng)前L3層線路盤的系統(tǒng)時(shí)鐘進(jìn)行交互測(cè)試，若測(cè)試未通過，在測(cè)試界面顯示測(cè)試未通過結(jié)果，結(jié)束；
[0017]對(duì)當(dāng)前L3層線路盤的系統(tǒng)時(shí)鐘進(jìn)行交互測(cè)試時(shí)，時(shí)鐘模塊模擬SCUOl通過背板為當(dāng)前L3層線路盤提供需要的主備系統(tǒng)時(shí)鐘；時(shí)鐘模塊接收當(dāng)前L3層線路盤輸出的系統(tǒng)時(shí)鐘，時(shí)鐘模塊根據(jù)主備系統(tǒng)時(shí)鐘和當(dāng)前L3層線路盤輸出的系統(tǒng)時(shí)鐘，對(duì)當(dāng)前L3層線路盤的系統(tǒng)時(shí)鐘進(jìn)行交互測(cè)試，若測(cè)試通過，在測(cè)試界面顯示測(cè)試通過結(jié)果，對(duì)當(dāng)前L3層線路盤進(jìn)行業(yè)務(wù)測(cè)試，若測(cè)試未通過，在測(cè)試界面顯示測(cè)試未通過結(jié)果，結(jié)束；
[0018]對(duì)當(dāng)前L3層線路盤進(jìn)行業(yè)務(wù)測(cè)試時(shí)，BMU為當(dāng)前L3層線路盤配置業(yè)務(wù)配置流，BMU將業(yè)務(wù)配置流通過以太網(wǎng)交換芯片下發(fā)至集成儀表，集成儀表根據(jù)當(dāng)前業(yè)務(wù)配置流對(duì)當(dāng)前L3層線路盤進(jìn)行業(yè)務(wù)測(cè)試，BMU根據(jù)集成儀表返修的統(tǒng)計(jì)結(jié)果確定業(yè)務(wù)測(cè)試是否通過，若是，在測(cè)試界面顯示測(cè)試通過結(jié)果，確定當(dāng)前L3層線路盤全部測(cè)試通過，結(jié)束；否則在測(cè)試界面顯示測(cè)試未通過結(jié)果，結(jié)束。
[0019]在上述技術(shù)方案的基礎(chǔ)上，所述時(shí)鐘模塊包括晶體振蕩器和時(shí)鐘產(chǎn)生器，晶體振蕩器與時(shí)鐘產(chǎn)生器相連，時(shí)鐘產(chǎn)生器通過兩線式串行總線I2C與FPGA模塊相連；所述晶體振蕩器用于為時(shí)鐘產(chǎn)生器提供本地時(shí)鐘，所述時(shí)鐘產(chǎn)生器用于為FPGA提供工作時(shí)鐘。
[0020]在上述技術(shù)方案的基礎(chǔ)上，所述單盤管理控制模塊還包括異步傳輸標(biāo)準(zhǔn)RS232接口和數(shù)據(jù)傳輸RJ45串口，BMU通過RS232接口與RJ45串口相連；BMU上設(shè)置有CPU子板、內(nèi)存條、變壓器和基于DOS的文件系統(tǒng)TFFS模塊。
[0021]在上述技術(shù)方案的基礎(chǔ)上，所述以太網(wǎng)交換模塊還包括RJ45網(wǎng)口和4個(gè)變壓器:第一變壓器、第二變壓器、第三變壓器、第四變壓器，所述以太網(wǎng)交換芯片通過第一變壓器與BMU的I/O端口相連；以太網(wǎng)交換芯片通過第二變壓器與RJ45網(wǎng)口相連，以太網(wǎng)交換芯片分別通過第三變壓器、第四變壓器與背板相連。
[0022]在上述技術(shù)方案的基礎(chǔ)上，所述測(cè)試子架還包括電源盤和和風(fēng)扇單元，電源盤與電源模塊相連；所述電源盤用于為測(cè)試子架和自動(dòng)化測(cè)試單元提供電源，所述風(fēng)扇單元用于為測(cè)試子架、L3層線路盤散熱降溫。
[0023]本發(fā)明還提供一種基于上述設(shè)備的用于L3層線路盤的自動(dòng)化測(cè)試方法，包括以下步驟:
[0024]步驟一、將所有需要測(cè)試的L3層線路盤與集成儀表相連，所有L3層線路盤通過光纖相互連接；通過網(wǎng)絡(luò)管理平臺(tái)的輔助測(cè)試軟件設(shè)置集成儀表的測(cè)試參數(shù)；將所有需要測(cè)試的L3層線路盤插入測(cè)試板中，測(cè)試板告知輔助測(cè)試軟件L3層線路盤的在位信息；
[0025]步驟二、電源模塊為時(shí)鐘模塊、FPGA模塊、單盤管理控制模塊、以太網(wǎng)交換模塊供電；每塊測(cè)試盤將對(duì)應(yīng)的L3層線路盤的特征碼上報(bào)至BMU，BMU根據(jù)當(dāng)前收到的特征碼確定當(dāng)前L3層線路盤的類型后，啟動(dòng)與當(dāng)前L3線路盤的類型對(duì)應(yīng)的測(cè)試主線程；
[0026]步驟三、FPGA模塊模擬低速信號(hào)，低速信號(hào)包括系統(tǒng)識(shí)別信號(hào)、告警總線信號(hào)、RCUOl盤的在位信號(hào)、以及交叉時(shí)鐘S⑶01盤的主備控制信號(hào)；FPGA將在位信號(hào)和主備控制信號(hào)通過第一隔離芯片發(fā)送至背板，F(xiàn)PGA將系統(tǒng)識(shí)別信號(hào)通過第二隔離芯片發(fā)送至背板，F(xiàn)PGA將告警總線信號(hào)通過第三隔離芯片發(fā)送至背板；
[0027]背板根據(jù)收到的低速信號(hào)與當(dāng)前L3層線路盤對(duì)應(yīng)的低速信號(hào)，對(duì)當(dāng)前L3層線路盤進(jìn)行低速信號(hào)測(cè)試，若測(cè)試通過，在輔助測(cè)試軟件的測(cè)試界面顯示測(cè)試通過結(jié)果、并轉(zhuǎn)到步驟四，若測(cè)試未通過，在測(cè)試界面顯示測(cè)試未通過結(jié)果，轉(zhuǎn)到步驟七；
[0028]步驟四、FPGA模塊模擬S⑶01盤、并按照與開銷總線格式對(duì)應(yīng)的特定總線內(nèi)容通過正轉(zhuǎn)換芯片發(fā)送至當(dāng)前L3層線路盤，F(xiàn)PGA模塊通過逆轉(zhuǎn)換芯片接收當(dāng)前L3層線路盤返回的與當(dāng)前特定總線內(nèi)容對(duì)應(yīng)的返回信息；FPGA模塊根據(jù)發(fā)送的特定總線內(nèi)容和接收的返回信息，對(duì)當(dāng)前L3層線路盤進(jìn)行開銷總線測(cè)試，若測(cè)試通過，在測(cè)試界面顯示測(cè)試通過結(jié)果，轉(zhuǎn)動(dòng)步驟五，若測(cè)試未通過，在測(cè)試界面顯示測(cè)試未通過結(jié)果，轉(zhuǎn)到步驟七；
[0029]步驟五、時(shí)鐘模塊模擬S⑶01通過背板為當(dāng)前L3層線路盤提供需要的主備系統(tǒng)時(shí)鐘；時(shí)鐘模塊接收當(dāng)前L3層線路盤輸出的系統(tǒng)時(shí)鐘，時(shí)鐘模塊根據(jù)主備系統(tǒng)時(shí)鐘和當(dāng)前L3層線路盤輸出的系統(tǒng)時(shí)鐘，對(duì)當(dāng)前L3層線路盤的系統(tǒng)時(shí)鐘進(jìn)行交互測(cè)試，若測(cè)試通過，在測(cè)試界面顯示測(cè)試通過結(jié)果，轉(zhuǎn)動(dòng)步驟六，若測(cè)試未通過，在測(cè)試界面顯示測(cè)試未通過結(jié)果，轉(zhuǎn)到步驟七；
[0030]步驟六:BMU為當(dāng)前L3層線路盤配置業(yè)務(wù)配置流，BMU將業(yè)務(wù)配置流通過以太網(wǎng)交換芯片下發(fā)至集成儀表，集成儀表根據(jù)當(dāng)前業(yè)務(wù)配置流對(duì)當(dāng)前L3層線路盤進(jìn)行業(yè)務(wù)測(cè)試，BMU根據(jù)集成儀表返修的統(tǒng)計(jì)結(jié)果確定業(yè)務(wù)測(cè)試是否通過，若是，在測(cè)試界面顯示測(cè)試通過結(jié)果，當(dāng)前L3層線路盤全部測(cè)試通過，結(jié)束；否則在測(cè)試界面顯示測(cè)試未通過結(jié)果，轉(zhuǎn)到步驟七；
[0031]步驟七:確定當(dāng)前L3層線路盤測(cè)試未通過，結(jié)束。
[0032]在上述技術(shù)方案的基礎(chǔ)上，步驟一具體包括以下步驟:將所有需要測(cè)試的L3層線路盤距離集成儀表最近的光口與集成儀表相連，每塊L3層線路盤其余的光口通過光纖相互連接；打開集成儀表，集成儀表正常開啟后，打開輔助測(cè)試軟件，輔助測(cè)試軟件自動(dòng)設(shè)置集成儀表的測(cè)試參數(shù)；將每塊需要測(cè)試的L3層線路盤插入一塊測(cè)試板中，每塊測(cè)試板將對(duì)應(yīng)的L3層線路盤的在位信息告知輔助測(cè)試軟件，輔助測(cè)試軟件的測(cè)試界面顯示啟動(dòng)狀態(tài)。
[0033]在上述技術(shù)方案的基礎(chǔ)上，步驟四中所述FPGA模塊根據(jù)發(fā)送的特定總線內(nèi)容和接收的返回信息，對(duì)當(dāng)前L3層線路盤進(jìn)行開銷總線測(cè)試包括以下步驟:FPGA模塊判斷特定總線內(nèi)容與返回信息是否一致，若是，則測(cè)試通過，否則測(cè)試未通過。
[0034]在上述技術(shù)方案的基礎(chǔ)上，步驟六中所述業(yè)務(wù)測(cè)試包括操作、管理和維護(hù)OAM測(cè)試、管理通信通道MCC測(cè)試和業(yè)務(wù)通數(shù)據(jù)收發(fā)測(cè)試。
[0035]在上述技術(shù)方案的基礎(chǔ)上，步驟七具體包括以下步驟:確定當(dāng)前L3層線路盤測(cè)試未通過，記錄顯示測(cè)試未通過結(jié)果的測(cè)試項(xiàng)，結(jié)束。
[0036]與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點(diǎn)在于:
[0037](I)本發(fā)明的自動(dòng)化測(cè)試單元能夠?qū)崟r(shí)自動(dòng)監(jiān)控需要測(cè)試的L3層線路盤的工作狀態(tài)、并自動(dòng)對(duì)L3層線路盤進(jìn)行測(cè)試，自動(dòng)化測(cè)試單元將測(cè)試結(jié)果通過測(cè)試界面顯示。因此，本發(fā)明能夠自動(dòng)對(duì)L3層線路盤進(jìn)行測(cè)試，避免人為判斷造成的測(cè)試結(jié)果不一致，不僅能夠降低α (將錯(cuò)誤結(jié)果誤報(bào)為正確結(jié)果)和β (將正確結(jié)果誤報(bào)為錯(cuò)誤結(jié)果)風(fēng)險(xiǎn)，提高測(cè)試結(jié)果的準(zhǔn)確性，而且測(cè)試時(shí)間較短，測(cè)試效率較高。
[0038](2)與現(xiàn)有技術(shù)中需要2塊RCUOl盤、4塊S⑶01盤、2塊電源盤、I塊端子板、2塊PDP和2個(gè)功能子架的測(cè)試平臺(tái)相比，本發(fā)明的測(cè)試子架不需要RCUOl盤、S⑶01盤和TOP盤。因此，本發(fā)明的測(cè)試環(huán)境固化，占用的測(cè)試環(huán)境資源較少，不僅能夠降低搭建成本，縮短了搭建過程，而且測(cè)試環(huán)境美觀，符合企業(yè)倡導(dǎo)的綠色生產(chǎn)的理念，便于人們使用。
[0039](3)與現(xiàn)有技術(shù)中人工拔插光纖、切換主備S⑶01機(jī)盤和手動(dòng)控制儀表收發(fā)包相t匕，本發(fā)明通過自動(dòng)化測(cè)試單元自動(dòng)對(duì)L3層線路盤進(jìn)行測(cè)試，測(cè)試過程中不需要手動(dòng)更換光纖和操作儀表收發(fā)包，不僅減少了不必要的重復(fù)人工勞動(dòng)，簡(jiǎn)化了操作過程，而且能夠避免因人工操作的不一致性得出的錯(cuò)誤測(cè)試結(jié)果，保證測(cè)試結(jié)果的準(zhǔn)確性。

【專利附圖】

【附圖說明】
[0040]圖1為本發(fā)明實(shí)施例中用于L3層線路盤的自動(dòng)化測(cè)試設(shè)備的結(jié)構(gòu)框圖；
[0041]圖2為本發(fā)明實(shí)施例中自動(dòng)化測(cè)試單元的結(jié)構(gòu)框圖。

【具體實(shí)施方式】
[0042]以下結(jié)合附圖及實(shí)施例對(duì)本發(fā)明作進(jìn)一步詳細(xì)說明。
[0043]參見圖1所示，本發(fā)明實(shí)施例中的用于L3層線路盤的自動(dòng)化測(cè)試設(shè)備，包括測(cè)試子架、網(wǎng)絡(luò)管理平臺(tái)(計(jì)算機(jī))和用于與L3層線路盤的光口連接的集成儀表；測(cè)試子架包括若干測(cè)試板，每塊測(cè)試板均開有串口、網(wǎng)口和L3層線路盤安裝槽，所有測(cè)試板通過各自的串口相互連接，任意一塊測(cè)試板的網(wǎng)口與網(wǎng)絡(luò)管理平臺(tái)相連。
[0044]測(cè)試子架內(nèi)部設(shè)置有自動(dòng)化測(cè)試單元，參見圖2所示，自動(dòng)化測(cè)試單元包括電源模塊、時(shí)鐘模塊、FPGA(Field — Programmable Gate Array,現(xiàn)場(chǎng)可編程門陣列)模塊、單盤管理控制模塊、以太網(wǎng)交換模塊和接口電路模塊。時(shí)鐘模塊、FPGA模塊、接口電路模塊、單盤管理控制模塊、以太網(wǎng)交換模塊均通過測(cè)試板的背板與電源模塊相連。時(shí)鐘模塊、接口電路模塊、單盤管理控制模塊、以太網(wǎng)交換模塊均與FPGA模塊相連；單盤管理控制模塊與以太網(wǎng)交換模塊相連。
[0045]時(shí)鐘模塊包括晶體振蕩器和時(shí)鐘產(chǎn)生器，晶體振蕩器與時(shí)鐘產(chǎn)生器相連，時(shí)鐘產(chǎn)生器通過I2C(Inter — Integrated Circuit,兩線式串行總線)與FPGA模塊相連。
[0046]單盤管理控制模塊包括BMU (扣板)、RS232接口(異步傳輸標(biāo)準(zhǔn)接口)和RJ45 (數(shù)據(jù)傳輸)串口，F(xiàn)PGA模塊分別通過數(shù)據(jù)線、地址總線與BMU相連，BMU通過RS232接口與RJ45串口相連。BMU上設(shè)置有CPU子板、內(nèi)存條、變壓器、TFFS (True Flash File System,基于DOS的文件系統(tǒng))模塊和I/O端口(輸入/輸出端口)。
[0047]以太網(wǎng)交換模塊包括以太網(wǎng)交換芯片、RJ45網(wǎng)口和4個(gè)變壓器:第一變壓器、第二變壓器、第三變壓器、第四變壓器。BMU通過SPI (Serial Peripheral Interface，串行外設(shè)接口)與以太網(wǎng)交換芯片相連，以太網(wǎng)交換芯片還通過第一變壓器與BMU的I/O端口相連。以太網(wǎng)交換芯片通過第二變壓器與RJ45網(wǎng)口相連，以太網(wǎng)交換芯片分別通過第三變壓器、第四變壓器與背板相連。
[0048]接口電路模塊包括正轉(zhuǎn)換芯片、逆正轉(zhuǎn)換芯片和3個(gè)隔離芯片:第一隔離芯片、第二隔離芯片和第三隔離芯片。FPGA模塊分別通過正轉(zhuǎn)換芯片、逆正轉(zhuǎn)換芯片、第一隔離芯片、第二隔尚芯片、第三隔尚芯片與背板相連。
[0049]參見圖1所示，本發(fā)明實(shí)施例中的測(cè)試子架還包括電源盤和和風(fēng)扇單元，電源盤與電源模塊相連。電源盤能夠?yàn)檎麄€(gè)設(shè)備(測(cè)試子架、自動(dòng)化測(cè)試單元)提供電源；對(duì)L3層線路盤進(jìn)行測(cè)試時(shí)，L3層線路盤正常工作的核心芯片溫度能夠在短時(shí)間內(nèi)達(dá)到80?100°C，風(fēng)扇單元能夠?yàn)檎麄€(gè)測(cè)試設(shè)備(測(cè)試子架、L3層線路盤)散熱降溫。
[0050]本發(fā)明實(shí)施例提供的基于上述設(shè)備的用于L3層線路盤的測(cè)試方法，包括以下步驟:
[0051]S1:將所有需要測(cè)試的L3層線路盤距離集成儀表最近的光口與集成儀表相連，每塊L3層線路盤其余的光口通過光纖相互連接。
[0052]S2:通過網(wǎng)絡(luò)管理平臺(tái)的輔助測(cè)試軟件設(shè)置集成儀表的測(cè)試參數(shù):打開集成儀表，集成儀表正常開啟后，打開輔助測(cè)試軟件，輔助測(cè)試軟件自動(dòng)設(shè)置集成儀表的測(cè)試參數(shù)。
[0053]S3:將每塊需要測(cè)試的L3層線路盤插入一塊測(cè)試板中，每塊測(cè)試板將對(duì)應(yīng)的L3層線路盤的在位信息告知輔助測(cè)試軟件，輔助測(cè)試軟件的測(cè)試界面顯示啟動(dòng)狀態(tài)。
[0054]S4:對(duì)L3層線路盤進(jìn)行測(cè)試，其測(cè)試過程如下:
[0055]S401:通過電源盤為電源模塊供電，電源模塊為時(shí)鐘模塊、FPGA模塊、單盤管理控制模塊、以太網(wǎng)交換模塊供電。每塊測(cè)試盤將對(duì)應(yīng)的L3層線路盤的特征碼上報(bào)至BMU，BMU根據(jù)當(dāng)前收到的特征碼確定當(dāng)前L3層線路盤的類型后，啟動(dòng)與當(dāng)前L3線路盤的類型對(duì)應(yīng)的測(cè)試主線程。
[0056]S402 =FPGA模塊模擬低速信號(hào)，低速信號(hào)包括系統(tǒng)識(shí)別信號(hào)(例如NMUI/AS⑶I/SYS1/SYS2)、告警總線信號(hào)(例如TRALM總線/FALM1-3/L0C)、RCUOl盤(路由管理盤)的在位信號(hào)、以及S⑶01盤(交叉時(shí)鐘盤)的主備控制信號(hào)(例如X⑶SELA/B/SWI/FCTRL1-9/NMUI/AS⑶I)。FPGA將RCUOl盤的在位信號(hào)和S⑶01盤的主備控制信號(hào)通過第一隔離芯片發(fā)送至背板；FPGA將系統(tǒng)識(shí)別信號(hào)通過第二隔離芯片發(fā)送至背板，F(xiàn)PGA將告警總線信號(hào)通過第三隔離芯片發(fā)送至背板。
[0057]S403:背板根據(jù)收到的低速信號(hào)與當(dāng)前L3層線路盤對(duì)應(yīng)的低速信號(hào)，對(duì)當(dāng)前L3層線路盤進(jìn)行低速信號(hào)測(cè)試，若測(cè)試通過，在輔助測(cè)試軟件的測(cè)試界面顯示測(cè)試通過結(jié)果(本實(shí)施例中測(cè)試通過結(jié)果為“0K”)、并轉(zhuǎn)到步驟S404，若測(cè)試未通過，在測(cè)試界面顯示測(cè)試未通過結(jié)果(本實(shí)施例中測(cè)試未通過結(jié)果為“ERROR”)，轉(zhuǎn)到步驟S408。
[0058]S404 =FPGA模塊模擬SCUOl盤、并按照與開銷總線格式(例如APS/S1/PPSBUS總線輸出)對(duì)應(yīng)的特定總線內(nèi)容通過正轉(zhuǎn)換芯片發(fā)送至當(dāng)前L3層線路盤，F(xiàn)PGA模塊通過逆轉(zhuǎn)換芯片接收當(dāng)前L3層線路盤返回的與當(dāng)前特定總線內(nèi)容對(duì)應(yīng)的返回信息。FPGA模塊根據(jù)發(fā)送的特定總線內(nèi)容和接收的返回信息，對(duì)當(dāng)前L3層線路盤進(jìn)行開銷總線測(cè)試:FPGA模塊判斷特定總線內(nèi)容與返回信息是否一致，若是，則測(cè)試通過，在測(cè)試界面顯示“0K”，轉(zhuǎn)動(dòng)步驟S405 ;否則測(cè)試未通過，在測(cè)試界面顯示“ERROR”，轉(zhuǎn)到步驟S408。
[0059]S405:時(shí)鐘模塊模擬S⑶01通過背板為當(dāng)前L3層線路盤提供需要的主備系統(tǒng)時(shí)鐘SCKA/B:晶體振蕩器為時(shí)鐘產(chǎn)生器提供本地時(shí)鐘，時(shí)鐘產(chǎn)生器為FPGA提供工作時(shí)鐘，F(xiàn)PGA內(nèi)部進(jìn)行時(shí)鐘分頻，送往L3層線路盤。時(shí)鐘模塊接收當(dāng)前L3層線路盤輸出的系統(tǒng)時(shí)鐘，時(shí)鐘模塊根據(jù)SCKA/B和當(dāng)前L3層線路盤輸出的系統(tǒng)時(shí)鐘，對(duì)當(dāng)前L3層線路盤的系統(tǒng)時(shí)鐘進(jìn)行交互測(cè)試，若測(cè)試通過，在測(cè)試界面顯示“0K”，轉(zhuǎn)動(dòng)步驟S406 ;若測(cè)試未通過，在測(cè)試界面顯示“ERROR”，轉(zhuǎn)到步驟S408。
[0060]S406:BMU為當(dāng)前L3層線路盤配置業(yè)務(wù)配置流，BMU將業(yè)務(wù)配置流通過以太網(wǎng)交換芯片下發(fā)至集成儀表，集成儀表根據(jù)當(dāng)前業(yè)務(wù)配置流對(duì)當(dāng)前L3層線路盤進(jìn)行業(yè)務(wù)測(cè)試:0AM(Operat1n Administrat1n and Maintenance,操作、管理和維護(hù))測(cè)試、MCC(Management Communicat1n Channel,管理通信通道)測(cè)試、以及業(yè)務(wù)通數(shù)據(jù)收發(fā)測(cè)試，BMU根據(jù)集成儀表返修的統(tǒng)計(jì)結(jié)果確定業(yè)務(wù)測(cè)試是否通過，若是，在測(cè)試界面顯示“0K”，轉(zhuǎn)動(dòng)步驟S407 ;否則在測(cè)試界面顯示“ERROR”，轉(zhuǎn)到步驟S408。
[0061]S407:確定當(dāng)前L3層線路盤全部測(cè)試通過，與當(dāng)前L3層線路盤對(duì)應(yīng)的測(cè)試板顯示當(dāng)前L3層線路盤顯示全部測(cè)試通過的標(biāo)識(shí)(當(dāng)前測(cè)試板的綠燈由閃爍變?yōu)槌Ａ?，紅燈熄滅)，結(jié)束。
[0062]S408:確定當(dāng)前L3層線路盤測(cè)試未通過，與當(dāng)前L3層線路盤對(duì)應(yīng)的測(cè)試板顯示當(dāng)前L3層線路盤顯示測(cè)試未通過的標(biāo)識(shí)(當(dāng)前測(cè)試板的綠燈熄滅，紅燈常亮)，記錄顯示“ERROR”的測(cè)試項(xiàng)，以便對(duì)當(dāng)前L3層線路盤進(jìn)行故障定位，結(jié)束。
[0063]本發(fā)明不局限于上述實(shí)施方式，對(duì)于本【技術(shù)領(lǐng)域】的普通技術(shù)人員來說，在不脫離本發(fā)明原理的前提下，還可以做出若干改進(jìn)和潤(rùn)飾，這些改進(jìn)和潤(rùn)飾也視為本發(fā)明的保護(hù)范圍之內(nèi)。本說明書中未作詳細(xì)描述的內(nèi)容屬于本領(lǐng)域?qū)I(yè)技術(shù)人員公知的現(xiàn)有技術(shù)。
【權(quán)利要求】
1.一種用于L3層線路盤的自動(dòng)化測(cè)試設(shè)備，包括測(cè)試子架、網(wǎng)絡(luò)管理平臺(tái)和用于與網(wǎng)絡(luò)層L3層線路盤的光口連接的集成儀表；其特征在于:所述測(cè)試子架包括若干測(cè)試板，每塊測(cè)試板均開有串口、網(wǎng)口和L3層線路盤安裝槽，所有測(cè)試板通過各自的串口相互連接，任意一塊測(cè)試板的網(wǎng)口與網(wǎng)絡(luò)管理平臺(tái)相連； 所述測(cè)試子架內(nèi)部設(shè)置有自動(dòng)化測(cè)試單元，所述自動(dòng)化測(cè)試單元包括電源模塊、時(shí)鐘模塊、現(xiàn)場(chǎng)可編程門陣列FPGA模塊、單盤管理控制模塊、以太網(wǎng)交換模塊和接口電路模塊；所述時(shí)鐘模塊、FPGA模塊、接口電路模塊、單盤管理控制模塊、以太網(wǎng)交換模塊均通過測(cè)試板的背板與電源模塊相連；所述時(shí)鐘模塊、接口電路模塊、單盤管理控制模塊、以太網(wǎng)交換模塊均與FPGA模塊相連；所述單盤管理控制模塊與以太網(wǎng)交換模塊相連； 所述單盤管理控制模塊包括扣板BMU，所述FPGA模塊分別通過數(shù)據(jù)線、地址總線與BMU相連，所述BMU上設(shè)置有輸入/輸出端I/O端口 ；所述以太網(wǎng)交換模塊包括以太網(wǎng)交換芯片；BMU與以太網(wǎng)交換芯片相連，以太網(wǎng)交換芯片與背板相連； 所述接口電路模塊包括正轉(zhuǎn)換芯片、逆正轉(zhuǎn)換芯片和3個(gè)隔離芯片:第一隔離芯片、第二隔離芯片和第三隔離芯片；所述FPGA模塊分別通過正轉(zhuǎn)換芯片、逆正轉(zhuǎn)換芯片、第一隔尚芯片、第二隔尚芯片、第三隔尚芯片與背板相連； 所述自動(dòng)化測(cè)試設(shè)備對(duì)L3層線路盤進(jìn)行測(cè)試時(shí)，將所有需要測(cè)試的L3層線路盤與集成儀表相連，所有L3層線路盤通過光纖相互連接；通過網(wǎng)絡(luò)管理平臺(tái)的輔助測(cè)試軟件設(shè)置集成儀表的測(cè)試參數(shù)；將所有需要測(cè)試的L3層線路盤插入測(cè)試板中，測(cè)試板告知輔助測(cè)試軟件L3層線路盤的在位信息； 電源模塊為時(shí)鐘模塊、FPGA模塊、單盤管理控制模塊、以太網(wǎng)交換模塊供電；每塊測(cè)試盤將對(duì)應(yīng)的L3層線路盤的特征碼上報(bào)至BMU，BMU根據(jù)當(dāng)前收到的特征碼確定當(dāng)前L3層線路盤的類型后，啟動(dòng)與當(dāng)前L3線路盤的類型對(duì)應(yīng)的測(cè)試主線程； FPGA模塊模擬低速信號(hào)，低速信號(hào)包括系統(tǒng)識(shí)別信號(hào)、告警總線信號(hào)、路由管理RCUOl盤的在位信號(hào)、以及交叉時(shí)鐘S⑶01盤的主備控制信號(hào)；FPGA將在位信號(hào)和主備控制信號(hào)通過第一隔離芯片發(fā)送至背板，F(xiàn)PGA將系統(tǒng)識(shí)別信號(hào)通過第二隔離芯片發(fā)送至背板，F(xiàn)PGA將告警總線信號(hào)通過第三隔離芯片發(fā)送至背板； 背板根據(jù)收到的低速信號(hào)與當(dāng)前L3層線路盤對(duì)應(yīng)的低速信號(hào)，對(duì)當(dāng)前L3層線路盤進(jìn)行低速信號(hào)測(cè)試，若測(cè)試通過，在輔助測(cè)試軟件的測(cè)試界面顯示測(cè)試通過結(jié)果、對(duì)當(dāng)前L3層線路盤進(jìn)行開銷總線測(cè)試，若測(cè)試未通過，在測(cè)試界面顯示測(cè)試未通過結(jié)果，結(jié)束； 對(duì)當(dāng)前L3層線路盤進(jìn)行開銷總線測(cè)試時(shí)，F(xiàn)PGA模塊模擬SCUOl盤、并按照與開銷總線格式對(duì)應(yīng)的特定總線內(nèi)容通過正轉(zhuǎn)換芯片發(fā)送至當(dāng)前L3層線路盤，F(xiàn)PGA模塊通過逆轉(zhuǎn)換芯片接收當(dāng)前L3層線路盤返回的與當(dāng)前特定總線內(nèi)容對(duì)應(yīng)的返回信息；FPGA模塊根據(jù)發(fā)送的特定總線內(nèi)容和接收的返回信息，對(duì)當(dāng)前L3層線路盤進(jìn)行開銷總線測(cè)試，若測(cè)試通過，在測(cè)試界面顯示測(cè)試通過結(jié)果，對(duì)當(dāng)前L3層線路盤的系統(tǒng)時(shí)鐘進(jìn)行交互測(cè)試，若測(cè)試未通過，在測(cè)試界面顯示測(cè)試未通過結(jié)果，結(jié)束； 對(duì)當(dāng)前L3層線路盤的系統(tǒng)時(shí)鐘進(jìn)行交互測(cè)試時(shí)，時(shí)鐘模塊模擬SCUOl通過背板為當(dāng)前L3層線路盤提供需要的主備系統(tǒng)時(shí)鐘；時(shí)鐘模塊接收當(dāng)前L3層線路盤輸出的系統(tǒng)時(shí)鐘，時(shí)鐘模塊根據(jù)主備系統(tǒng)時(shí)鐘和當(dāng)前L3層線路盤輸出的系統(tǒng)時(shí)鐘，對(duì)當(dāng)前L3層線路盤的系統(tǒng)時(shí)鐘進(jìn)行交互測(cè)試，若測(cè)試通過，在測(cè)試界面顯示測(cè)試通過結(jié)果，對(duì)當(dāng)前L3層線路盤進(jìn)行業(yè)務(wù)測(cè)試，若測(cè)試未通過，在測(cè)試界面顯示測(cè)試未通過結(jié)果，結(jié)束； 對(duì)當(dāng)前L3層線路盤進(jìn)行業(yè)務(wù)測(cè)試時(shí)，BMU為當(dāng)前L3層線路盤配置業(yè)務(wù)配置流，BMU將業(yè)務(wù)配置流通過以太網(wǎng)交換芯片下發(fā)至集成儀表，集成儀表根據(jù)當(dāng)前業(yè)務(wù)配置流對(duì)當(dāng)前L3層線路盤進(jìn)行業(yè)務(wù)測(cè)試，BMU根據(jù)集成儀表返修的統(tǒng)計(jì)結(jié)果確定業(yè)務(wù)測(cè)試是否通過，若是，在測(cè)試界面顯示測(cè)試通過結(jié)果，確定當(dāng)前L3層線路盤全部測(cè)試通過，結(jié)束；否則在測(cè)試界面顯示測(cè)試未通過結(jié)果，結(jié)束。
2.如權(quán)利要求1所述的用于L3層線路盤的自動(dòng)化測(cè)試設(shè)備，其特征在于:所述時(shí)鐘模塊包括晶體振蕩器和時(shí)鐘產(chǎn)生器，晶體振蕩器與時(shí)鐘產(chǎn)生器相連，時(shí)鐘產(chǎn)生器通過兩線式串行總線I2C與FPGA模塊相連；所述晶體振蕩器用于為時(shí)鐘產(chǎn)生器提供本地時(shí)鐘，所述時(shí)鐘產(chǎn)生器用于為FPGA提供工作時(shí)鐘。
3.如權(quán)利要求1所述的用于L3層線路盤的自動(dòng)化測(cè)試設(shè)備，其特征在于:所述單盤管理控制模塊還包括異步傳輸標(biāo)準(zhǔn)RS232接口和數(shù)據(jù)傳輸RJ45串口，BMU通過RS232接口與RJ45串口相連;BMU上設(shè)置有CPU子板、內(nèi)存條、變壓器和基于DOS的文件系統(tǒng)TFFS模塊。
4.如權(quán)利要求1所述的用于L3層線路盤的自動(dòng)化測(cè)試設(shè)備，其特征在于:所述以太網(wǎng)交換模塊還包括RJ45網(wǎng)口和4個(gè)變壓器:第一變壓器、第二變壓器、第三變壓器、第四變壓器，所述以太網(wǎng)交換芯片通過第一變壓器與BMU的I/O端口相連；以太網(wǎng)交換芯片通過第二變壓器與RJ45網(wǎng)口相連，以太網(wǎng)交換芯片分別通過第三變壓器、第四變壓器與背板相連。
5.如權(quán)利要求1至4任一項(xiàng)所述的用于L3層線路盤的自動(dòng)化測(cè)試設(shè)備，其特征在于:所述測(cè)試子架還包括電源盤和和風(fēng)扇單元，電源盤與電源模塊相連；所述電源盤用于為測(cè)試子架和自動(dòng)化測(cè)試單元提供電源，所述風(fēng)扇單元用于為測(cè)試子架、L3層線路盤散熱降溫。
6.一種基于權(quán)利要求1至5任一項(xiàng)所述設(shè)備的用于L3層線路盤的自動(dòng)化測(cè)試方法，其特征在于，包括以下步驟: 步驟一、將所有需要測(cè)試的L3層線路盤與集成儀表相連，所有L3層線路盤通過光纖相互連接；通過網(wǎng)絡(luò)管理平臺(tái)的輔助測(cè)試軟件設(shè)置集成儀表的測(cè)試參數(shù)；將所有需要測(cè)試的L3層線路盤插入測(cè)試板中，測(cè)試板告知輔助測(cè)試軟件L3層線路盤的在位信息； 步驟二、電源模塊為時(shí)鐘模塊、FPGA模塊、單盤管理控制模塊、以太網(wǎng)交換模塊供電；每塊測(cè)試盤將對(duì)應(yīng)的L3層線路盤的特征碼上報(bào)至BMU，BMU根據(jù)當(dāng)前收到的特征碼確定當(dāng)前L3層線路盤的類型后，啟動(dòng)與當(dāng)前L3線路盤的類型對(duì)應(yīng)的測(cè)試主線程； 步驟三、FPGA模塊模擬低速信號(hào)，低速信號(hào)包括系統(tǒng)識(shí)別信號(hào)、告警總線信號(hào)、RCUOl盤的在位信號(hào)、以及交叉時(shí)鐘S⑶01盤的主備控制信號(hào)；FPGA將在位信號(hào)和主備控制信號(hào)通過第一隔離芯片發(fā)送至背板，F(xiàn)PGA將系統(tǒng)識(shí)別信號(hào)通過第二隔離芯片發(fā)送至背板，F(xiàn)PGA將告警總線信號(hào)通過第三隔離芯片發(fā)送至背板； 背板根據(jù)收到的低速信號(hào)與當(dāng)前L3層線路盤對(duì)應(yīng)的低速信號(hào)，對(duì)當(dāng)前L3層線路盤進(jìn)行低速信號(hào)測(cè)試，若測(cè)試通過，在輔助測(cè)試軟件的測(cè)試界面顯示測(cè)試通過結(jié)果、并轉(zhuǎn)到步驟四，若測(cè)試未通過，在測(cè)試界面顯示測(cè)試未通過結(jié)果，轉(zhuǎn)到步驟七； 步驟四、FPGA模塊模擬SCUOl盤、并按照與開銷總線格式對(duì)應(yīng)的特定總線內(nèi)容通過正轉(zhuǎn)換芯片發(fā)送至當(dāng)前L3層線路盤，F(xiàn)PGA模塊通過逆轉(zhuǎn)換芯片接收當(dāng)前L3層線路盤返回的與當(dāng)前特定總線內(nèi)容對(duì)應(yīng)的返回信息；FPGA模塊根據(jù)發(fā)送的特定總線內(nèi)容和接收的返回信息，對(duì)當(dāng)前L3層線路盤進(jìn)行開銷總線測(cè)試，若測(cè)試通過，在測(cè)試界面顯示測(cè)試通過結(jié)果，轉(zhuǎn)動(dòng)步驟五，若測(cè)試未通過，在測(cè)試界面顯示測(cè)試未通過結(jié)果，轉(zhuǎn)到步驟七； 步驟五、時(shí)鐘模塊模擬SCUOl通過背板為當(dāng)前L3層線路盤提供需要的主備系統(tǒng)時(shí)鐘；時(shí)鐘模塊接收當(dāng)前L3層線路盤輸出的系統(tǒng)時(shí)鐘，時(shí)鐘模塊根據(jù)主備系統(tǒng)時(shí)鐘和當(dāng)前L3層線路盤輸出的系統(tǒng)時(shí)鐘，對(duì)當(dāng)前L3層線路盤的系統(tǒng)時(shí)鐘進(jìn)行交互測(cè)試，若測(cè)試通過，在測(cè)試界面顯示測(cè)試通過結(jié)果，轉(zhuǎn)動(dòng)步驟六，若測(cè)試未通過，在測(cè)試界面顯示測(cè)試未通過結(jié)果，轉(zhuǎn)到步驟七； 步驟六:BMU為當(dāng)前L3層線路盤配置業(yè)務(wù)配置流，BMU將業(yè)務(wù)配置流通過以太網(wǎng)交換芯片下發(fā)至集成儀表，集成儀表根據(jù)當(dāng)前業(yè)務(wù)配置流對(duì)當(dāng)前L3層線路盤進(jìn)行業(yè)務(wù)測(cè)試，BMU根據(jù)集成儀表返修的統(tǒng)計(jì)結(jié)果確定業(yè)務(wù)測(cè)試是否通過，若是，在測(cè)試界面顯示測(cè)試通過結(jié)果，當(dāng)前L3層線路盤全部測(cè)試通過，結(jié)束；否則在測(cè)試界面顯示測(cè)試未通過結(jié)果，轉(zhuǎn)到步驟七； 步驟七:確定當(dāng)前L3層線路盤測(cè)試未通過，結(jié)束。
7.如權(quán)利要求6所述的用于L3層線路盤的自動(dòng)化測(cè)試方法，其特征在于，步驟一具體包括以下步驟:將所有需要測(cè)試的L3層線路盤距離集成儀表最近的光口與集成儀表相連，每塊L3層線路盤其余的光口通過光纖相互連接；打開集成儀表，集成儀表正常開啟后，打開輔助測(cè)試軟件，輔助測(cè)試軟件自動(dòng)設(shè)置集成儀表的測(cè)試參數(shù)；將每塊需要測(cè)試的L3層線路盤插入一塊測(cè)試板中，每塊測(cè)試板將對(duì)應(yīng)的L3層線路盤的在位信息告知輔助測(cè)試軟件，輔助測(cè)試軟件的測(cè)試界面顯示啟動(dòng)狀態(tài)。
8.如權(quán)利要求6所述的用于L3層線路盤的自動(dòng)化測(cè)試方法，其特征在于:步驟四中所述FPGA模塊根據(jù)發(fā)送的特定總線內(nèi)容和接收的返回信息，對(duì)當(dāng)前L3層線路盤進(jìn)行開銷總線測(cè)試包括以下步驟=FPGA模塊判斷特定總線內(nèi)容與返回信息是否一致，若是，則測(cè)試通過，否則測(cè)試未通過。
9.如權(quán)利要求6所述的用于L3層線路盤的自動(dòng)化測(cè)試方法，其特征在于:步驟六中所述業(yè)務(wù)測(cè)試包括操作、管理和維護(hù)OAM測(cè)試、管理通信通道MCC測(cè)試和業(yè)務(wù)通數(shù)據(jù)收發(fā)測(cè)試。
10.如權(quán)利要求6至9任一項(xiàng)所述的用于L3層線路盤的自動(dòng)化測(cè)試方法，其特征在于，步驟七具體包括以下步驟:確定當(dāng)前L3層線路盤測(cè)試未通過，記錄顯示測(cè)試未通過結(jié)果的測(cè)試項(xiàng)，結(jié)束。
【文檔編號(hào)】H04L12/26GK104253720SQ201410462422
【公開日】2014年12月31日 申請(qǐng)日期:2014年9月11日 優(yōu)先權(quán)日:2014年9月11日
【發(fā)明者】王翠英, 羅民富 申請(qǐng)人:烽火通信科技股份有限公司