一種短波跳頻信號處理方法
【專利摘要】本發(fā)明屬于短波跳頻信號處理【技術(shù)領(lǐng)域】，特別涉及一種短波跳頻信號處理方法。短波跳頻信號發(fā)射方法包括以下步驟：對跳頻信號參數(shù)依次進(jìn)行處理，生成基帶數(shù)字信號；對基帶數(shù)字信號進(jìn)行上變頻和混頻處理，形成射頻數(shù)字信號；將射頻數(shù)字信號發(fā)送至第一功放天調(diào)模塊，經(jīng)第一功放天調(diào)模塊進(jìn)行數(shù)模轉(zhuǎn)換、功率放大和天線調(diào)諧處理后，通過發(fā)射天線向外發(fā)射；短波跳頻信號接收方法包括以下步驟：對射頻模擬信號依次進(jìn)行天線調(diào)諧、功率放大以及模數(shù)轉(zhuǎn)換處理，生成對應(yīng)的射頻數(shù)字信號；將射頻數(shù)字信號依次進(jìn)行混頻和下變頻處理，形成對應(yīng)的基帶數(shù)字信號，將形成的基帶數(shù)字信號進(jìn)行處理，得到對應(yīng)的跳頻信號參數(shù)。
【專利說明】一種短波跳頻信號處理方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于短波跳頻信號處理【技術(shù)領(lǐng)域】，特別涉及一種短波跳頻信號處理方法。

【背景技術(shù)】
[0002] 短波通信中，首要考慮的問題是抵抗外部干擾和內(nèi)部干擾，短波跳頻通信能夠抵 抗外部干擾，特別能夠?qū)崟r避開人為干擾。跳頻通信是通信雙方按照相同的變換順序，同 步、快速改變通信的射頻載波頻率，從而實現(xiàn)安全、可靠的抗干擾通信。
[0003] 現(xiàn)有的短波跳頻通信設(shè)備，其跳頻業(yè)務(wù)功能、中頻信號處理、射頻信號處理分別由 不同的單元處理，集成度較低。在現(xiàn)有的短波跳頻通信設(shè)備中，跳頻業(yè)務(wù)功能和中頻信號處 理，在數(shù)字化的業(yè)務(wù)處理單元上實現(xiàn)，將中頻信號轉(zhuǎn)換成基帶信號后，結(jié)合數(shù)字信號處理技 術(shù)，實現(xiàn)短波跳頻通信。射頻信號處理模塊由模擬電路實現(xiàn)，采用多級變頻，將來自天線的 射頻模擬信號變換到中頻，然后再將中頻模擬信號傳輸給業(yè)務(wù)處理模塊作進(jìn)一步處理。業(yè) 務(wù)處理模塊和射頻信號處理模塊之間控制信號的傳輸通過控制模塊進(jìn)行。當(dāng)業(yè)務(wù)處理模 塊改變射頻頻率時，將射頻頻率號傳送給控制模塊，控制模塊再對射頻信號處理單元的射 頻頻率進(jìn)行更改。業(yè)務(wù)處理模塊產(chǎn)生收發(fā)控制信號也通過控制模塊傳遞給射頻信號處理模 塊，實現(xiàn)收發(fā)的控制。
[0004] 現(xiàn)有的短波跳頻通信設(shè)備，其跳頻業(yè)務(wù)功能采用數(shù)字信號處理，但射頻信號采用 模擬信號，整個系統(tǒng)不能統(tǒng)一設(shè)計，而且收發(fā)轉(zhuǎn)換、頻率更改等控制信息不能直接傳輸，導(dǎo) 致設(shè)備體積大、功耗高、成本高,不能滿足使用需求。


【發(fā)明內(nèi)容】

[0005] 本發(fā)明的目的在于提出一種短波跳頻信號處理方法，使用數(shù)字化技術(shù)，在包括功 能業(yè)務(wù)數(shù)字化和射頻數(shù)字化的平臺上，將短波跳頻通信功能、射頻處理功能、控制信號傳輸 等集成到一起，從而使短波通信設(shè)備簡單化，降低成本、減小體積并降低功耗。
[0006] 為實現(xiàn)上述技術(shù)目的，本發(fā)明采用如下技術(shù)方案予以實現(xiàn)。
[0007] -種短波跳頻信號處理方法包括短波跳頻信號發(fā)射方法和短波跳頻信號接收方 法；所述短波跳頻信號發(fā)射方法包括以下步驟：利用DSP芯片接收來自外部的跳頻信號參 數(shù)，DSP芯片對接收的跳頻信號參數(shù)依次進(jìn)行協(xié)議封裝、時頻碼調(diào)制、FSK調(diào)制，得到對應(yīng)的 FSK信號；DSP芯片對FSK信號依次進(jìn)行低通濾波和希爾伯特濾波，生成基帶數(shù)字信號；DSP 芯片將基帶數(shù)字信號發(fā)送至FPGA芯片中，F(xiàn)PGA芯片對基帶數(shù)字信號依次進(jìn)行上變頻和混 頻處理，形成射頻數(shù)字信號；FPGA芯片將形成的射頻數(shù)字信號發(fā)送至第一功放天調(diào)模塊， 第一功放天調(diào)模塊對接收的射頻數(shù)字信號進(jìn)行數(shù)模轉(zhuǎn)換，生成對應(yīng)的射頻模擬信號；第一 功放天調(diào)模塊對生成的射頻模擬信號依次進(jìn)行功率放大和天線調(diào)諧處理，第一功放天調(diào)模 塊將經(jīng)功率放大和天線調(diào)諧處理的射頻模擬信號通過發(fā)射天線向外發(fā)射；
[0008] 所述短波跳頻信號接收方法包括以下步驟：利用接收天線接收外部的射頻模擬信 號，接收天線將射頻模擬信號發(fā)送至第二功放天調(diào)模塊；第二功放天調(diào)模塊對射頻模擬信 號依次進(jìn)行天線調(diào)諧、功率放大以及模數(shù)轉(zhuǎn)換處理，生成對應(yīng)的射頻數(shù)字信號；第二功放天 調(diào)模塊將生成的射頻數(shù)字信號發(fā)送至FPGA芯片；FPGA芯片對接收的射頻數(shù)字信號依次進(jìn) 行混頻和下變頻處理，形成對應(yīng)的基帶數(shù)字信號，F(xiàn)PGA芯片將形成的基帶數(shù)字信號發(fā)送至 DSP芯片；DSP芯片對接收的基帶數(shù)字信號依次進(jìn)行希爾伯特濾波和低通濾波，得到對應(yīng)的 FSK信號，DSP芯片對FSK信號依次進(jìn)行FSK解調(diào)、時頻碼解調(diào)和協(xié)議解析，得到對應(yīng)的跳頻 信號參數(shù)。
[0009] 本發(fā)明的特點和進(jìn)一步改進(jìn)在于：
[0010] 在進(jìn)行短波跳頻信號發(fā)射時，DSP芯片對跳頻信號參數(shù)依次進(jìn)行協(xié)議封裝的過程 為：DSP芯片將跳頻信號參數(shù)轉(zhuǎn)換為對應(yīng)的4bit格式的數(shù)據(jù)信號；DSP芯片對對應(yīng)的4bit 格式的數(shù)據(jù)信號進(jìn)行時頻碼調(diào)制的過程為：DSP芯片通過映射，將所述4bit格式的數(shù)據(jù)信 號轉(zhuǎn)換為對應(yīng)的單音信號；DSP芯片在對單音信號進(jìn)行FSK調(diào)制之后，生成對應(yīng)的FSK信 號；
[0011] 在進(jìn)行短波跳頻信號接收時，DSP芯片對FSK信號進(jìn)行FSK解調(diào)之后，生成對應(yīng)的 單音信號；DSP芯片對單音信號進(jìn)行時頻碼解調(diào)，得到對應(yīng)的4bit格式的數(shù)據(jù)信號；DSP芯 片對對應(yīng)的4bit格式的數(shù)據(jù)信號進(jìn)行協(xié)議解析，得出對應(yīng)的跳頻信號參數(shù)。
[0012] 在進(jìn)行短波跳頻信號發(fā)射時，DSP芯片生成的基帶數(shù)字信號包括對應(yīng)的I路基帶 數(shù)字信號和對應(yīng)的Q路基帶數(shù)字信號。
[0013] 在行短波跳頻信號接收時，DSP芯片對接收的基帶數(shù)字信號依次進(jìn)行希爾伯特濾 波和低通濾波之后，生成對應(yīng)的I路基帶數(shù)字信號和對應(yīng)的Q路基帶數(shù)字信號，DSP芯片對 對應(yīng)的I路基帶數(shù)字信號和對應(yīng)的Q路基帶數(shù)字信號進(jìn)行合并，形成對應(yīng)的FSK信號。
[0014] 在進(jìn)行短波跳頻信號發(fā)射時，F(xiàn)PGA芯片對基帶數(shù)字信號進(jìn)行上變頻處理，將經(jīng)上 變頻處理后的基帶數(shù)字信號和FPGA芯片預(yù)先生成的數(shù)字信號進(jìn)行混頻，形成對應(yīng)的射頻 數(shù)字信號；
[0015] 在行短波跳頻信號接收時，F(xiàn)PGA芯片對接收的射頻數(shù)字信號和FPGA芯片預(yù)先生 成的數(shù)字信號進(jìn)行混頻，得到混頻后數(shù)字信號；FPGA芯片對混頻后數(shù)字信號進(jìn)行下變頻處 理，形成對應(yīng)的基帶數(shù)字信號。
[0016] 在進(jìn)行短波跳頻信號發(fā)射時，DSP芯片接收的跳頻信號參數(shù)包括跳頻速率、跳頻地 址碼、跳頻駐留時間；在進(jìn)行短波跳頻信號接收時，DSP芯片生成的對應(yīng)的跳頻信號參數(shù)包 括跳頻速率、跳頻地址碼、跳頻駐留時間
[0017] 本發(fā)明的有益效果為：
[0018] 1)結(jié)構(gòu)簡單，減少模擬處理環(huán)節(jié)，體積小，重量輕。
[0019] 2)信號處理實現(xiàn)數(shù)字化，有效地提高短波跳頻信號處理的性能，便于進(jìn)行功能升 級。
[0020] 3)信號傳輸具有安全可靠的特點。

【專利附圖】

【附圖說明】
[0021] 圖1為本發(fā)明的短波跳頻信號處理裝置的結(jié)構(gòu)示意圖。

【具體實施方式】
[0022] 下面結(jié)合附圖對本發(fā)明作進(jìn)一步說明：
[0023] 參照圖1，為本發(fā)明的短波跳頻信號處理裝置的結(jié)構(gòu)示意圖。該短波跳頻信號處理 裝置包括：DSP芯片、以及電連接DSP芯片的FPGA芯片，F(xiàn)PGA芯片的輸出端電連接有第一功 放天調(diào)模塊，第一功放天調(diào)模塊用于生成射頻模擬信號，用于對生成的射頻模擬信號進(jìn)行 功率放大（通過功率放大器實現(xiàn)）和天線調(diào)諧（通過天線調(diào)諧器實現(xiàn)）處理。第一功放天 調(diào)模塊電連接有發(fā)射天線，發(fā)射天線用于將來自第一功放天調(diào)模塊的射頻模擬信號向外發(fā) 射。
[0024] FPGA芯片的輸入端電連接有第二功放天調(diào)模塊，第二功放天調(diào)模塊的輸入端電連 接有接收天線，接收天線用于接收外部的射頻模擬信號。第二功放天調(diào)模塊英語將來自接 收天線的射頻模擬信號進(jìn)行天線調(diào)諧和功率放大處理，用于將經(jīng)天線調(diào)諧和功率放大處理 后的模擬信號進(jìn)行模數(shù)轉(zhuǎn)換，生成對應(yīng)的射頻數(shù)字信號。
[0025] 本發(fā)明實施例中，以上述短波跳頻信號處理裝置為基礎(chǔ)，提出了一種短波跳頻信 號處理方法，該短波跳頻信號處理方法包括短波跳頻信號發(fā)射方法和短波跳頻信號接收方 法。
[0026] 本發(fā)明實施例中，短波跳頻信號發(fā)射方法包括以下步驟：利用DSP芯片接收來自 外部的跳頻信號參數(shù)（例如來自上位機(jī)的跳頻信號參數(shù)），DSP芯片對接收的跳頻信號參數(shù) 依次進(jìn)行協(xié)議封裝、時頻碼調(diào)制、FSK調(diào)制，得到對應(yīng)的FSK信號。具體地說，DSP芯片接收 的跳頻信號參數(shù)包括跳頻速率、跳頻地址碼（包括發(fā)送方的跳頻地址碼和接收方的跳頻地 址碼）、跳頻駐留時間等跳頻協(xié)議信息。DSP芯片對跳頻信號參數(shù)依次進(jìn)行協(xié)議封裝的過程 為：DSP芯片將跳頻信號參數(shù)轉(zhuǎn)換為對應(yīng)的4bit格式的數(shù)據(jù)信號；DSP芯片對對應(yīng)的4bit 格式的數(shù)據(jù)信號進(jìn)行時頻碼調(diào)制的過程為：DSP芯片通過映射，將所述4bit格式的數(shù)據(jù)信 號轉(zhuǎn)換為對應(yīng)的單音信號；DSP芯片在對單音信號進(jìn)行FSK調(diào)制之后，生成對應(yīng)的FSK信 號。
[0027] 然后，DSP芯片對FSK信號依次進(jìn)行低通濾波和希爾伯特濾波，生成9. 6KHz的基 帶數(shù)字信號；DSP芯片生成的基帶數(shù)字信號包括對應(yīng)的I路基帶數(shù)字信號和對應(yīng)的Q路基 帶數(shù)字信號。
[0028] DSP芯片將基帶數(shù)字信號發(fā)送至FPGA芯片中，F(xiàn)PGA芯片對基帶數(shù)字信號依次進(jìn)行 上變頻和混頻處理，形成射頻數(shù)字信號；具體地說，F(xiàn)PGA芯片對基帶數(shù)字信號進(jìn)行上變頻 處理，生成72MHz采樣率的基帶數(shù)字信號。然后，F(xiàn)PGA芯片對72MHz采樣率的基帶數(shù)字信 號和FPGA芯片預(yù)先生成（例如通過直接數(shù)字頻率合成法生成）的數(shù)字信號進(jìn)行混頻，形成 對應(yīng)的射頻數(shù)字信號。
[0029] 然后，F(xiàn)PGA芯片將形成的射頻數(shù)字信號發(fā)送至第一功放天調(diào)模塊，第一功放天調(diào) 模塊對接收的射頻數(shù)字信號進(jìn)行數(shù)模轉(zhuǎn)換，生成對應(yīng)的射頻模擬信號；第一功放天調(diào)模塊 對生成的射頻模擬信號依次進(jìn)行功率放大和天線調(diào)諧處理，第一功放天調(diào)模塊將經(jīng)功率放 大和天線調(diào)諧處理的射頻模擬信號通過發(fā)射天線向外發(fā)射。
[0030] 本發(fā)明實施例中，上述短波跳頻信號接收方法包括以下步驟：利用接收天線接收 外部的射頻模擬信號，接收天線將射頻模擬信號發(fā)送至第二功放天調(diào)模塊；第二功放天調(diào) 模塊對射頻模擬信號依次進(jìn)行天線調(diào)諧、功率放大以及模數(shù)轉(zhuǎn)換處理，生成對應(yīng)的射頻數(shù) 字信號。
[0031] 然后，第二功放天調(diào)模塊將生成的射頻數(shù)字信號發(fā)送至FPGA芯片；FPGA芯片對接 收的射頻數(shù)字信號依次進(jìn)行混頻和下變頻處理，形成對應(yīng)的基帶數(shù)字信號，F(xiàn)PGA芯片將形 成的基帶數(shù)字信號發(fā)送至DSP芯片；具體地說，F(xiàn)PGA芯片對接收的射頻數(shù)字信號和FPGA芯 片預(yù)先生成（例如通過直接數(shù)字頻率合成法生成）的數(shù)字信號進(jìn)行混頻，得到72MHz采樣 率的混頻后數(shù)字信號；FPGA芯片對72MHz采樣率的混頻后數(shù)字信號進(jìn)行下變頻處理，形成 對應(yīng)的基帶數(shù)字信號（頻率為9. 6KHz)。
[0032] 然后，DSP芯片對接收的基帶數(shù)字信號依次進(jìn)行希爾伯特濾波和低通濾波，得到對 應(yīng)的FSK信號，DSP芯片對FSK信號依次進(jìn)行FSK解調(diào)、時頻碼解調(diào)和協(xié)議解析，得到對應(yīng) 的跳頻信號參數(shù)。具體地說，DSP芯片對接收的基帶數(shù)字信號依次進(jìn)行希爾伯特濾波和低 通濾波之后，生成對應(yīng)的I路基帶數(shù)字信號和對應(yīng)的Q路基帶數(shù)字信號，DSP芯片對對應(yīng)的 I路基帶數(shù)字信號和對應(yīng)的Q路基帶數(shù)字信號進(jìn)行合并，形成對應(yīng)的FSK信號。DSP芯片對 FSK信號進(jìn)行FSK解調(diào)之后，生成對應(yīng)的單音信號；DSP芯片對單音信號進(jìn)行時頻碼解調(diào)，得 到對應(yīng)的4bit格式的數(shù)據(jù)信號；DSP芯片對對應(yīng)的4bit格式的數(shù)據(jù)信號進(jìn)行協(xié)議解析，得 出對應(yīng)的跳頻信號參數(shù)。本發(fā)明實施例中，DSP芯片生成的對應(yīng)的跳頻信號參數(shù)包括跳頻 速率、跳頻地址碼（包括發(fā)送方的跳頻地址碼和接收方的跳頻地址碼）、跳頻駐留時間。
[0033] 本發(fā)明實施例中，DSP芯片和FPGA芯片之間通過異步串口實現(xiàn)數(shù)據(jù)傳輸，F(xiàn)PGA芯 片與第一功放天調(diào)模塊之間通過異步串口實現(xiàn)數(shù)據(jù)傳輸，F(xiàn)PGA芯片與第二功放天調(diào)模塊之 間通過異步串口實現(xiàn)數(shù)據(jù)傳輸。
[0034] 作為本發(fā)明實施例的一種優(yōu)選實施方式，DSP芯片還電連接有上位機(jī)，在進(jìn)行短波 跳頻信號發(fā)射時，DSP芯片接收來自上位機(jī)的跳頻信號參數(shù)。在進(jìn)行短波跳頻信號接收時， DSP芯片將短波跳頻信號參數(shù)發(fā)送至上位機(jī)。優(yōu)選地，本發(fā)明實施例可以靈活的實現(xiàn)跳頻 信號的收發(fā)轉(zhuǎn)換，具體說明如下：DSP芯片在收到外部的跳頻信號參數(shù)時，向FPGA芯片發(fā)送 對應(yīng)的控制信號，F(xiàn)PGA芯片在對應(yīng)的控制信號的控制下，將自身的工作模式設(shè)為發(fā)射模式， 此時FPGA芯片對來自DSP芯片的信號進(jìn)行混頻和下變頻處理。當(dāng)需要進(jìn)行短波跳頻信號 接收時，上位機(jī)向DSP芯片發(fā)送對應(yīng)的控制信號，DSP芯片將該控制信號傳輸至FPGA芯片， FPGA芯片在對應(yīng)控制信號的控制下，將自身的工作模式設(shè)置為接收模式，此時FPGA芯片對 來自第二功放天調(diào)模塊的信號進(jìn)行混頻和下變頻處理。當(dāng)需要進(jìn)行射頻頻率變換時，DSPS 片在外部指令的控制下，向FPGA芯片傳輸換頻信號和射頻頻率值，使其改變處理射頻信號 時的射頻載波頻率。
[0035] 在本發(fā)明實施例中，首先，摒棄了傳統(tǒng)的由模擬電路實現(xiàn)的射頻信號處理模塊，采 用FPGA芯片來實現(xiàn)計算量較大的數(shù)字（濾波）變頻，同時FPGA芯片還完成異步串口和通 信接口和協(xié)議的實現(xiàn)，代替了傳統(tǒng)的控制模塊；在基于功能業(yè)務(wù)數(shù)字化和射頻數(shù)字化的綜 合硬件平臺上集成了現(xiàn)有的短波跳頻通信功能處理技術(shù)，形成了結(jié)構(gòu)簡單、傳輸可靠的新 型短波跳頻信號處理模塊。
[0036] 顯然，本領(lǐng)域的技術(shù)人員可以對本發(fā)明進(jìn)行各種改動和變型而不脫離本發(fā)明的精 神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍 之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。
【權(quán)利要求】
1. 一種短波跳頻信號處理方法，其特征在于，包括短波跳頻信號發(fā)射方法和短波跳頻 信號接收方法； 所述短波跳頻信號發(fā)射方法包括以下步驟：利用DSP芯片接收來自外部的跳頻信號參 數(shù)，DSP芯片對接收的跳頻信號參數(shù)依次進(jìn)行協(xié)議封裝、時頻碼調(diào)制、FSK調(diào)制，得到對應(yīng)的 FSK信號；DSP芯片對FSK信號依次進(jìn)行低通濾波和希爾伯特濾波，生成基帶數(shù)字信號；DSP 芯片將基帶數(shù)字信號發(fā)送至FPGA芯片中，F(xiàn)PGA芯片對基帶數(shù)字信號依次進(jìn)行上變頻和混 頻處理，形成射頻數(shù)字信號；FPGA芯片將形成的射頻數(shù)字信號發(fā)送至第一功放天調(diào)模塊， 第一功放天調(diào)模塊對接收的射頻數(shù)字信號進(jìn)行數(shù)模轉(zhuǎn)換，生成對應(yīng)的射頻模擬信號；第一 功放天調(diào)模塊對生成的射頻模擬信號依次進(jìn)行功率放大和天線調(diào)諧處理，第一功放天調(diào)模 塊將經(jīng)功率放大和天線調(diào)諧處理的射頻模擬信號通過發(fā)射天線向外發(fā)射； 所述短波跳頻信號接收方法包括以下步驟：利用接收天線接收外部的射頻模擬信號， 接收天線將射頻模擬信號發(fā)送至第二功放天調(diào)模塊；第二功放天調(diào)模塊對射頻模擬信號依 次進(jìn)行天線調(diào)諧、功率放大以及模數(shù)轉(zhuǎn)換處理，生成對應(yīng)的射頻數(shù)字信號；第二功放天調(diào)模 塊將生成的射頻數(shù)字信號發(fā)送至FPGA芯片；FPGA芯片對接收的射頻數(shù)字信號依次進(jìn)行混 頻和下變頻處理，形成對應(yīng)的基帶數(shù)字信號，F(xiàn)PGA芯片將形成的基帶數(shù)字信號發(fā)送至DSP 芯片；DSP芯片對接收的基帶數(shù)字信號依次進(jìn)行希爾伯特濾波和低通濾波，得到對應(yīng)的FSK 信號，DSP芯片對FSK信號依次進(jìn)行FSK解調(diào)、時頻碼解調(diào)和協(xié)議解析，得到對應(yīng)的跳頻信 號參數(shù)。
2. 如權(quán)利要求1所述的一種短波跳頻信號處理方法，其特征在于，在進(jìn)行短波跳頻信 號發(fā)射時，DSP芯片對跳頻信號參數(shù)依次進(jìn)行協(xié)議封裝的過程為：DSP芯片將跳頻信號參數(shù) 轉(zhuǎn)換為對應(yīng)的4bit格式的數(shù)據(jù)信號；DSP芯片對對應(yīng)的4bit格式的數(shù)據(jù)信號進(jìn)行時頻碼 調(diào)制的過程為：DSP芯片通過映射，將所述4bit格式的數(shù)據(jù)信號轉(zhuǎn)換為對應(yīng)的單音信號； DSP芯片在對單音信號進(jìn)行FSK調(diào)制之后，生成對應(yīng)的FSK信號； 在進(jìn)行短波跳頻信號接收時，DSP芯片對FSK信號進(jìn)行FSK解調(diào)之后，生成對應(yīng)的單音 信號；DSP芯片對單音信號進(jìn)行時頻碼解調(diào)，得到對應(yīng)的4bit格式的數(shù)據(jù)信號；DSP芯片對 對應(yīng)的4bit格式的數(shù)據(jù)信號進(jìn)行協(xié)議解析，得出對應(yīng)的跳頻信號參數(shù)。
3. 如權(quán)利要求1所述的一種短波跳頻信號處理方法，其特征在于，在進(jìn)行短波跳頻信 號發(fā)射時，DSP芯片生成的基帶數(shù)字信號包括對應(yīng)的I路基帶數(shù)字信號和對應(yīng)的Q路基帶 數(shù)字信號。
4. 如權(quán)利要求1所述的一種短波跳頻信號處理方法，其特征在于，在行短波跳頻信號 接收時，DSP芯片對接收的基帶數(shù)字信號依次進(jìn)行希爾伯特濾波和低通濾波之后，生成對應(yīng) 的I路基帶數(shù)字信號和對應(yīng)的Q路基帶數(shù)字信號，DSP芯片對對應(yīng)的I路基帶數(shù)字信號和 對應(yīng)的Q路基帶數(shù)字信號進(jìn)行合并，形成對應(yīng)的FSK信號。
5. 如權(quán)利要求1所述的一種短波跳頻信號處理方法，其特征在于，在進(jìn)行短波跳頻信 號發(fā)射時，F(xiàn)PGA芯片對基帶數(shù)字信號進(jìn)行上變頻處理，將經(jīng)上變頻處理后的基帶數(shù)字信號 和FPGA芯片預(yù)先生成的數(shù)字信號進(jìn)行混頻，形成對應(yīng)的射頻數(shù)字信號； 在行短波跳頻信號接收時，F(xiàn)PGA芯片對接收的射頻數(shù)字信號和FPGA芯片預(yù)先生成的 數(shù)字信號進(jìn)行混頻，得到混頻后數(shù)字信號；FPGA芯片對混頻后數(shù)字信號進(jìn)行下變頻處理， 形成對應(yīng)的基帶數(shù)字信號。
6.如權(quán)利要求1所述的一種短波跳頻信號處理方法，其特征在于，在進(jìn)行短波跳頻信 號發(fā)射時，DSP芯片接收的跳頻信號參數(shù)包括跳頻速率、跳頻地址碼、跳頻駐留時間；在進(jìn) 行短波跳頻信號接收時，DSP芯片生成的對應(yīng)的跳頻信號參數(shù)包括跳頻速率、跳頻地址碼、 跳頻駐留時間。
【文檔編號】H04B1/713GK104158561SQ201410394707
【公開日】2014年11月19日 申請日期:2014年8月12日 優(yōu)先權(quán)日:2014年8月12日
【發(fā)明者】馬洪峰, 邱利利, 王鵬, 牛磊, 馮永乾, 韓冬, 蔡海峰, 王陳春, 楊鵬, 劉放 申請人:西安烽火電子科技有限責(zé)任公司