一種高速圖像采集及回放系統(tǒng)的制作方法
【專利摘要】本發(fā)明公開了一種高速圖像采集及回放系統(tǒng)，包含F(xiàn)PGA模塊、ARM處理器、CMOS圖像傳感器、DDR2存儲陣列、用于存放ARM處理器程序的FLASH-DDR和VGA驅(qū)動及接口。該系統(tǒng)利用最新型的CMOS圖像傳感器，可以在很高的幀率下拍攝特定的某個運動過程；利用DDR2存儲陣列進行存儲，使存儲速率更快、更加節(jié)能；通過高速柔性連接線連接主控板和CMOS圖像傳感器，可以達到高速傳輸?shù)淖饔?；利用FPGA的高速接口，再通過設(shè)置圖像傳感器的參數(shù)與軟件算法，把圖像變得更將清晰，最后按照用戶需要的幀率將運動過程緩慢的回放，便于分析運動過程。
【專利說明】—種高速圖像采集及回放系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種高速圖像采集及回放系統(tǒng)。
【背景技術(shù)】
[0002]隨著信息技術(shù)高速的發(fā)展，圖像已經(jīng)成為人們獲取信息的一種主要途徑，尤其是一些大型設(shè)備儀器在測試以及運行過程中的圖像工況信息檢測已經(jīng)成為檢測或校驗設(shè)備正常工作的一種重要手段，然而數(shù)據(jù)存儲的吞吐量越來越大，對其高速實時性的要求也越來越高，因此數(shù)據(jù)的高速采集和實時存儲技術(shù)在數(shù)字信號處理中顯得越來越重要，因此，如何將監(jiān)測的圖像工況信息實時采集、存儲并在事后回讀、解碼以恢復(fù)當時的圖像，已經(jīng)成為現(xiàn)代測試技術(shù)研究的一個重要領(lǐng)域。
[0003]現(xiàn)有的各類機器視覺設(shè)備，幀率較低，一般不超過每秒30幀，無法對某一特定的運動系統(tǒng)進行有針對性的拍攝。在很多通信設(shè)備及儀器儀表中，圖像傳感器的拍攝過程無法存儲，并且無法按照不同的幀率回放視頻。

【發(fā)明內(nèi)容】

[0004]本發(fā)明所要解決的技術(shù)問題是針對【背景技術(shù)】的不足提供了一種高速圖像采集及回放系統(tǒng)，可以對某一特定的運動系統(tǒng)進行有針對性的拍攝并可以按照不同的幀率回放視頻。
[0005]本發(fā)明為解決上述技術(shù)問題采用以下技術(shù)方案
一種高速圖像采集及回放系統(tǒng)，包含電源管理模塊、FPGA模塊、ARM處理器、用于存放ARM處理器程序的FLASH-DDR和VGA驅(qū)動及接口、圖像傳感器、圖像存儲模塊；所述圖像傳感器通過高速柔性連接線和FPGA模塊連接，所述圖像存儲模塊和FPGA模塊連接，所述FPGA通過GPMC總線和ARM處理器連接，所述ARM處理器的輸出端連接VGA驅(qū)動及接口的輸入端，所述用于存放ARM處理器程序的FLASH-DDR連接ARM處理器。
[0006]優(yōu)選的，所述圖像傳感器為CMOS圖像傳感器。
[0007]優(yōu)選的，所述圖像存儲模塊為DDR2存儲陣列。
[0008]優(yōu)選的，所述VGA驅(qū)動及接口的接口為SD卡或USB接口。
[0009]優(yōu)選的，所述電源管理模塊為+5V電源。
[0010]本發(fā)明采用以上技術(shù)方案與現(xiàn)有技術(shù)相比，具有以下技術(shù)效果:
本發(fā)明利用最新型的CMOS圖像傳感器，可以在很高的幀率下拍攝特定的某個運動過程；利用DDR2存儲陣列進行存儲，使存儲速率更快、更加節(jié)能；通過高速柔性連接線連接主控板和CMOS圖像傳感器，可以達到高速傳輸?shù)淖饔?；利用FPGA的高速接口，再通過設(shè)置圖像傳感器的參數(shù)與軟件算法，把圖像變得更將清晰，最后按照用戶需要的幀率將運動過程緩慢的回放，便于分析運動過程。
【專利附圖】

【附圖說明】[0011]圖1是本發(fā)明的系統(tǒng)框圖；
圖2是FPGA的數(shù)據(jù)處理流程圖。
【具體實施方式】
[0012]下面結(jié)合附圖對本發(fā)明的技術(shù)方案做進一步的詳細說明:
如圖1所示，高速圖像采集及回放系統(tǒng)，包含電源管理模塊、圖像傳感器、存儲模塊、FPGA模塊、ARM處理器、用于存放ARM處理器程序的FLASH-DDR和VGA驅(qū)動及接口。其電源管理模塊對整個系統(tǒng)供電，其圖像傳感器可選用CMOS圖像傳感器，其存儲模塊可選用DDR2存儲陣列，其CMOS圖像傳感器對運動圖像進行采集，高速連接線是連接FPGA模塊和CMOS圖像傳感器，起到高速信號傳輸?shù)淖饔?。其VGA接口為SD卡或USB接口，其FPGA模塊通過GPMC總線和ARM處理器連接，其DDR2存儲陣列和FPGA模塊連接，其ARM電源管理、用于存放ARM處理器程序的FLASH-DDR和VGA驅(qū)動及接口連接到ARM控制器的相應(yīng)端口上受ARM控制。
[0013]ARM程序包括系統(tǒng)移植、底層驅(qū)動、應(yīng)用程序等等。主要工作是基于Linux的嵌入式系統(tǒng)，對各接口電路進行控制，包括USB接口、VGA接口等等，以及用戶圖形界面。FPGA程序?qū)MOS圖像傳感器進行SPI控制，寄存器的讀寫。高速數(shù)據(jù)接口控制以及對CMOS采集的圖像數(shù)據(jù)進行各種處理。
[0014]ARM和FPGA之間通過GPMC總線相連。CMOS圖像傳感器的參數(shù)通過GPMC總線，由ARM下載到FPGA中，F(xiàn)PGA進行串并轉(zhuǎn)換，將傳感器的拍攝參數(shù)通過SPI接口對CMOS進行配置。
[0015]高速拍攝之前要進行對焦。對焦是將傳感器的拍攝幀率降到最低，并以人眼所能接收的幀率進行回放。在I秒鐘的時間內(nèi)完成“拍攝-顯示-等待”的過程，在下I秒內(nèi)重復(fù)拍攝。利用人眼的視覺停留效果完成對焦的工作。
[0016]高速拍攝時是在同步信號的控制下，系統(tǒng)對運動物體進行高速拍攝，完成后將拍攝的圖像存儲在DDR芯片中。FPGA和DDR之間走高速信號線，計算阻抗并保證線寬線間距。當系統(tǒng)需要回放顯示時，F(xiàn)PGA將數(shù)據(jù)從DDR中讀出來，讀入到ARM芯片中，ARM再將數(shù)據(jù)通過VGA驅(qū)動顯示在顯示屏上，或者根據(jù)需要存儲在SD卡中或者通過USB接口存入到U盤中。
[0017]如圖2所示，F(xiàn)PGA進行數(shù)據(jù)處理的流程圖，F(xiàn)PGA首先對CMOS圖像傳感器進行SPI控制，判斷是否完成，如果沒完成的話繼續(xù)重新進行SPI控制，如果完成判斷是否完成拍攝，如果沒有完成繼續(xù)進行循環(huán)判斷完成拍攝，然后FPGA依次進行串并轉(zhuǎn)換、數(shù)據(jù)同步、數(shù)據(jù)拆分、CRC校驗、像素單元充足、數(shù)據(jù)融合，最后進行數(shù)據(jù)存儲內(nèi)存。所述控制方法都是根據(jù)芯片來的，比如我們現(xiàn)在用的CMOS芯片，不需要拆分數(shù)據(jù)，重組數(shù)據(jù)，串并轉(zhuǎn)換CRC校驗
坐寸ο
【權(quán)利要求】
1.一種高速圖像采集及回放系統(tǒng)，包含電源管理模塊、FPGA模塊、ARM處理器、用于存放ARM處理器程序的FLASH-DDR和VGA驅(qū)動及接口，其特征在于:還包含CMOS圖像傳感器、DDR2圖像存儲模塊；所述CMOS圖像傳感器通過高速柔性連接線和FPGA模塊連接，所述DDR2圖像存儲模塊和FPGA模塊連接，所述FPGA通過GPMC總線和ARM處理器連接，所述ARM處理器的輸出端連接VGA驅(qū)動及接口的輸入端，所述用于存放ARM處理器程序的FLASH-DDR連接ARM處理器。
2.根據(jù)權(quán)利要求1所述高速采集及回放系統(tǒng)，其特征在于:所述圖像傳感器為CMOS圖像傳感器。
3.根據(jù)權(quán)利要求1所述高速采集及回放系統(tǒng)，其特征在于:所述圖像存儲模塊為DDR2存儲陣列。
4.根據(jù)權(quán)利要求1所述高速采集及回放系統(tǒng)，其特征在于:所述VGA驅(qū)動及接口的接口為SD卡或USB接口。
5.根據(jù)權(quán)利要求1所述高速采集及回放系統(tǒng)，其特征在于:所述電源管理模塊為+5V電源。
【文檔編號】H04N7/18GK103929626SQ201410189086
【公開日】2014年7月16日 申請日期:2014年5月6日 優(yōu)先權(quán)日:2014年5月6日
【發(fā)明者】劉晟, 周仲, 承強, 高遠 申請人:南京吉隆光纖通信股份有限公司