一種整數(shù)域混沌電路的制作方法
【專利摘要】本發(fā)明公開了一種整數(shù)域混沌電路，包括均勻噪聲信號發(fā)生電路（N1）、采樣保持電路（N2）、譯碼電路（N3）、迭代電路（N4）、D/A轉(zhuǎn)換電路（N5）五個(gè)部分組成，均勻噪聲信號發(fā)生電路（N1）的輸出端A與采樣保持電路（N2）的輸入端B相連；采樣保持電路（N2）的輸出端C分別與譯碼電路（N3）的四個(gè)輸入端D0、D1、D2、D3相連；譯碼電路（N3）的輸出端E0與迭代電路（N4）中XOR0的輸入端相連，輸出端E1與XOR1的輸入端相連，輸出端E2與XOR2的輸入端相連，輸出端E3與XOR3的輸入端相連；迭代電路N4中XOR0、XOR1、XOR2、XOR3的輸出端與D/A轉(zhuǎn)換電路N5中DAC1的輸入端相連，迭代電路N4中XOR0、XOR1、XOR2、XOR3的輸入端與D/A轉(zhuǎn)換電路N5中DAC2的輸入端相連。本發(fā)明從本質(zhì)上解決有限精度效應(yīng)所帶來的動(dòng)力學(xué)退化問題。
【專利說明】一種整數(shù)域混沌電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電路，尤其涉及混沌電路，具體是指一種整數(shù)域混沌電路，通過調(diào)節(jié)譯碼電路 N3 中四個(gè)比較器 ComparatorO、Comparatorl、Comparator2、Comparator3 的比較電壓，分別滿足 0VUV.2V.3V 時(shí)，電路產(chǎn)生 0、1、2、3、4、5、6、7、8、9、10、11、12、13、14、15 共 16個(gè)數(shù)字符號的整數(shù)域混沌信號。它既可用于視頻信號和數(shù)字水印的加密與解密，又可作為一種獨(dú)立的混沌信號發(fā)生器，提供一種新的整數(shù)域混沌信號源。
【背景技術(shù)】
[0002]在混沌加密中，信息安全主要取決于生成的混沌系統(tǒng)是否具有良好的統(tǒng)計(jì)測試特性。然而，目前的混沌系統(tǒng)基于實(shí)數(shù)域運(yùn)算，屬于實(shí)數(shù)域混沌系統(tǒng)。既然所有運(yùn)算(迭代)都在實(shí)數(shù)域上進(jìn)行，當(dāng)用計(jì)算機(jī)或數(shù)字器件實(shí)現(xiàn)時(shí)，字長的限制必然導(dǎo)致有限精度效應(yīng)，此外，連續(xù)混沌還需要通過轉(zhuǎn)換才能變成混沌序列，這種轉(zhuǎn)換也會(huì)引入舍入誤差。
[0003]為了解決這一問題，我們在最近提出了整數(shù)域混沌系統(tǒng)，具體指的是在整數(shù)域上進(jìn)行運(yùn)算的一類混沌系統(tǒng)，與現(xiàn)有的實(shí)數(shù)域混沌系統(tǒng)相比，其主要特點(diǎn)是從本質(zhì)上解決有限精度效應(yīng)所帶來的動(dòng)力學(xué)退化問題。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的在于克服現(xiàn)有技術(shù)中的不足而提供一種整數(shù)域混沌電路。
[0005]本發(fā)明解決現(xiàn)有技術(shù)問題所采用的技術(shù)方案是:一種整數(shù)域混沌電路，包括均勻噪聲信號發(fā)生電路(NI)、采樣保持電路(N2)、譯碼電路(N3)、迭代電路(N4)、D/A轉(zhuǎn)換電路(陽)五個(gè)部分，產(chǎn)生0、1、2、3、4、5、6、7、8、9、10、11、12、13、14、15共16個(gè)數(shù)字符號的整數(shù)域混沌信號，其連接關(guān)系為:
(1)所述均勻噪聲信號發(fā)生電路(NI)的輸出端A與米樣保持電路(N2)的輸入端B相
連；
(2)所述采樣保持電路(N2)的輸出端C分別與譯碼電路(N3)的四個(gè)輸入端D0、D1、D2、D3相連；
(3)所述譯碼電路(N3)的輸出端EO與迭代電路(N4)中第一異或門電路(XORO)的輸入端相連，輸出端El與第二異或門電路(XORl)的輸入端相連，輸出端E2與第三異或門電路(X0R2)的輸入端相連，輸出端E3與第四異或門電路(X0R3)的輸入端相連；
(4)所述迭代電路(N4)中第一異或門電路(X0R0)、第二異或門電路(X0R1)、第三異或門電路(X0R2)、第四異或門電路(X0R3)的輸出端與D/A轉(zhuǎn)換電路(N5)中DACl的輸入端相連，迭代電路(N4)中第一、第二、第三、第四異或門電路《(?03(?1、乂(《23(?3)的輸入端與D/A轉(zhuǎn)換電路(N5)中DAC2的輸入端相連。
[0006]通過調(diào)節(jié)譯碼電路(N3)中四個(gè)比較器(ComparatorO、Comparator 1、Comparator2、Comparator3)的比較電壓，分別滿足 0V、1V、2V、3V 時(shí)，電路產(chǎn)生 O、1、2、3、4、
5、6、7、8、9、10、11、12、13、14、15共16個(gè)數(shù)字符號的整數(shù)域混沌信號。[0007]與現(xiàn)有的實(shí)數(shù)域混沌電路相比，本發(fā)明從本質(zhì)上解決有限精度效應(yīng)所帶來的動(dòng)力學(xué)退化問題。
【專利附圖】

【附圖說明】
[0008]圖1為本發(fā)明一種整數(shù)域混沌電路的電路圖；
圖2為本發(fā)明實(shí)施例中均勻噪聲信號發(fā)生電路；
圖3為本發(fā)明實(shí)施例中采樣保持電路；
圖4為本發(fā)明實(shí)施例中譯碼電路；
圖5為本發(fā)明實(shí)施例中比較電路；
圖6為本發(fā)明實(shí)施例中迭代電路；
圖7為本發(fā)明實(shí)施例中D/A轉(zhuǎn)換電路；
圖8為本發(fā)明實(shí)施例電路實(shí)現(xiàn)結(jié)果圖。
[0009]本發(fā)明目的的實(shí)現(xiàn)、功能特點(diǎn)及優(yōu)點(diǎn)將結(jié)合實(shí)施例，參照附圖做進(jìn)一步說明。
【具體實(shí)施方式】
[0010]以下將結(jié)合附圖 及具體實(shí)施例詳細(xì)說明本發(fā)明的技術(shù)方案，以便更清楚、直觀地理解本發(fā)明的發(fā)明實(shí)質(zhì)。
[0011]如圖1所示，本發(fā)明實(shí)施例提供了一種整數(shù)域混沌電路，包括均勻噪聲信號發(fā)生電路(NI)、采樣保持電路(N2)、譯碼電路(N3)、迭代電路(N4)、D/A轉(zhuǎn)換電路(N5)五個(gè)部分，產(chǎn)生0、1、2、3、4、5、6、7、8、9、10、11、12、13、14、15共16個(gè)數(shù)字符號的整數(shù)域混沌信號，其連接關(guān)系為:
(O所述均勻噪聲信號發(fā)生電路(NI)的輸出端A與米樣保持電路(N2)的輸入端B相
連；
(2)所述采樣保持電路(N2)的輸出端C分別與譯碼電路(N3)的四個(gè)輸入端D0、D1、D2、D3相連；
(3)所述譯碼電路(N3)的輸出端EO與迭代電路(N4)中第一異或門電路(XORO)的輸入端相連，輸出端El與第二異或門電路(XORl)的輸入端相連，輸出端E2與第三異或門電路(X0R2)的輸入端相連，輸出端E3與第四異或門電路(X0R3)的輸入端相連；
(4 )所述迭代電路(N4 )中第一異或門電路(XORO )、第二異或門電路(XORl)、第三異或門電路(X0R2)、第四異或門電路(X0R3)的輸出端與D/A轉(zhuǎn)換電路(N5)中DACl的輸入端相連，迭代電路(N4)中第一、第二、第三、第四異或門電路《(?03(?1、乂(《23(?3)的輸入端與D/A轉(zhuǎn)換電路(N5)中DAC2的輸入端相連。
[0012]通過調(diào)節(jié)譯碼電路(N3)中四個(gè)比較器(ComparatorO、Comparatorl、Comparator2、Comparator3)的比較電壓，分別滿足 0V、1V、2V、3V 時(shí)，電路產(chǎn)生 0、1、2、3、4、
5、6、7、8、9、10、11、12、13、14、15共16個(gè)數(shù)字符號的整數(shù)域混沌信號。
[0013]如圖2所示，圖2為均勻噪聲信號發(fā)生電路NI ;芯片麗5837為寬帶白噪聲信號發(fā)生器，通過IOHz到40Hz的每倍頻程3dB濾波器，產(chǎn)生白噪聲信號--。噪聲從20Hz到
20kHz整個(gè)頻段內(nèi)有著平坦的均勻分布。輸出疊加在8.5V直流電平上的噪聲。圖1中兀件參數(shù)為:電容= 100/ii^，C2 = ，C3 = 0.27/ii^，= C5 = 0.047^i^，C6 = 0.033fiF?電阻R% — 6-SiQ , — 3kC2, = IfcQ , = 300Ω ?
[0014]由于圖2所不均勻噪聲信號生成電路NI的輸出(6(6)為疊加在8.5V直流電平上的I匕4噪聲，故需要進(jìn)行電平轉(zhuǎn)換，通過轉(zhuǎn)換之后輸出--?為0~4v的均勻噪聲信號。電平轉(zhuǎn)換電路中的各個(gè)電阻值為及
【權(quán)利要求】
1.一種整數(shù)域混沌電路，其特征在于:包括均勻噪聲信號發(fā)生電路(NI)、采樣保持電路(N2)、譯碼電路(N3)、迭代電路(N4)、D/A轉(zhuǎn)換電路(N5)五個(gè)部分，產(chǎn)生O、1、2、3、4、5、6、7、8、9、10、11、12、13、14、15共16個(gè)數(shù)字符號的整數(shù)域混沌信號，其連接關(guān)系為: (1)所述均勻噪聲信號發(fā)生電路(NI)的輸出端A與米樣保持電路(N2)的輸入端B相連； (2)所述采樣保持電路(N2)的輸出端C分別與譯碼電路(N3)的四個(gè)輸入端D0、D1、D2、D3相連； (3)所述譯碼電路(N3)的輸出端EO與迭代電路(N4)中第一異或門電路(XORO)的輸入端相連，輸出端El與第二異或門電路(XORl)的輸入端相連，輸出端E2與第三異或門電路(X0R2)的輸入端相連，輸出端E3與第四異或門電路(X0R3)的輸入端相連； (4)所述迭代電路(N4)中第一異或門電路(X0R0)、第二異或門電路(X0R1)、第三異或門電路(X0R2)、第四異或門電路(X0R3)的輸出端與D/A轉(zhuǎn)換電路(N5)中DACl的輸入端相連，迭代電路(N4)中第一、第二、第三、第四異或門電路《(?03(?1、乂(《23(?3)的輸入端與D/A轉(zhuǎn)換電路(N5)中DAC2的輸入端相連。
2.如權(quán)利要求1所述的整數(shù)域混沌電路，其特征在于:通過調(diào)節(jié)譯碼電路(N3)中四個(gè)比較器(ComparatorO、ComparatorK Comparator2、Comparator3)的比較電壓，分別滿足0V、1V、2V、3V 時(shí)，電路產(chǎn)生0、1、2、3、4、5、6、7、8、9、10、11、12、13、14、15共 16 個(gè)數(shù)字符號的整數(shù)域混沌信號。
【文檔編號】H04L9/00GK104022863SQ201410133029
【公開日】2014年9月3日 申請日期:2014年4月3日 優(yōu)先權(quán)日:2014年4月3日
【發(fā)明者】王倩雪, 禹思敏, 鄭漢忠 申請人:廣東工業(yè)大學(xué)