基于fpga的多頻段數(shù)據(jù)檢測儀的制作方法
【專利摘要】本發(fā)明請求保護(hù)一種基于FPGA的多頻段數(shù)據(jù)檢測儀，涉及無線傳感器網(wǎng)絡(luò)【技術(shù)領(lǐng)域】。該多頻段數(shù)據(jù)檢測儀包括，無線數(shù)據(jù)采集模塊、數(shù)據(jù)管理和傳輸模塊、存儲(chǔ)器模塊，無線數(shù)據(jù)采集模塊由21個(gè)功能獨(dú)立的射頻接收模塊構(gòu)成，每個(gè)射頻接收模塊負(fù)責(zé)一個(gè)信道的數(shù)據(jù)采集，完成2.4GHz頻段16個(gè)信道、780MHz頻段4個(gè)信道和433MHz頻段1個(gè)信道無線數(shù)據(jù)報(bào)文的采集，通過串口傳輸給數(shù)據(jù)管理模塊，數(shù)據(jù)管理模塊調(diào)度信道通過以太網(wǎng)傳給上位機(jī)；存儲(chǔ)器模塊控制一個(gè)串口接收機(jī)，接收來自射頻接收模塊的串行比特流。將所有信道打上了時(shí)間戳的數(shù)據(jù)報(bào)文緩存在總FIFO中，最后，將處理后的數(shù)據(jù)報(bào)文通過網(wǎng)口上傳到上位機(jī)做協(xié)議分析。
【專利說明】基于FPGA的多頻段數(shù)據(jù)檢測儀
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及工業(yè)無線物聯(lián)網(wǎng)領(lǐng)域，具體涉及工業(yè)無線物聯(lián)網(wǎng)傳感網(wǎng)絡(luò)測試系統(tǒng)中基于FPGA的多頻段數(shù)據(jù)檢測方法。
技術(shù)背景
[0002]隨著物聯(lián)網(wǎng)的發(fā)展，其感知層無線網(wǎng)絡(luò)已經(jīng)滲透在多個(gè)頻段，如433MHz頻段、780MHz頻段及2.4GHz頻段，無論在研發(fā)過程中所需的網(wǎng)絡(luò)數(shù)據(jù)分析，還是在網(wǎng)絡(luò)安全評估、故障診斷以及物聯(lián)網(wǎng)學(xué)科的普及，一個(gè)監(jiān)聽無線網(wǎng)絡(luò)數(shù)據(jù)包的數(shù)據(jù)檢測儀是必須的。隨著物聯(lián)網(wǎng)的發(fā)展各個(gè)獨(dú)立頻段的數(shù)據(jù)檢測儀已有公司研發(fā)出來，但是都不能同時(shí)捕獲多個(gè)頻段的無線數(shù)據(jù)包。如德州儀器公司的SmartRF協(xié)議軟件包監(jiān)聽器，能獲取2.4GHz頻段一個(gè)信道及低于IGHz頻段一個(gè)信道的無線數(shù)據(jù)包，適用于ZigBee和IEEE802.15.4網(wǎng)絡(luò)；廣州致遠(yuǎn)電子有限公司的ZigBee數(shù)據(jù)包分析儀，支持2.4GHz RF網(wǎng)絡(luò)，主要用于幫助用戶捕獲Zigbee網(wǎng)絡(luò)數(shù)據(jù)包；支持780MHz頻段的數(shù)據(jù)包監(jiān)聽器已經(jīng)存在，如南京瀚只顯電子科技有限公司的780MHz Zig Bee數(shù)據(jù)檢測儀，也是針對Zig Bee網(wǎng)絡(luò)的數(shù)據(jù)包進(jìn)行分析。綜上上述，目前已存在的數(shù)據(jù)檢測儀只是針對某個(gè)獨(dú)立的頻段或是某個(gè)頻段的某個(gè)信道進(jìn)行信道捕獲。因此，一個(gè)能同時(shí)捕獲三個(gè)頻段所有信道(共21個(gè)信道:2.4G頻段的16個(gè)信道、780MHz頻段的4個(gè)信道、433MHz頻段的I個(gè)信道)的數(shù)據(jù)報(bào)文的數(shù)據(jù)檢測儀對于物聯(lián)網(wǎng)的發(fā)展具有重要意義。
[0003]發(fā)明的內(nèi)容
[0004]本發(fā)明針對現(xiàn)有的數(shù)據(jù)檢測儀只能檢測獨(dú)立頻段或是獨(dú)立頻段的單一信道的技術(shù)缺陷，提供了一套針對工業(yè)無線傳感網(wǎng)的基于FPGA的多頻段數(shù)據(jù)檢測儀。該檢測儀能對433MHz、780MHz和2.4GHz的工業(yè)無線傳感網(wǎng)的三頻段共計(jì)21個(gè)信道數(shù)據(jù)同時(shí)進(jìn)行檢測。
[0005]本發(fā)明解決上述技術(shù)問題的技術(shù)方案是，提出一種基于FPGA的多頻段數(shù)據(jù)檢測儀，包括:無線數(shù)據(jù)采集模塊、數(shù)據(jù)管理和傳輸模塊、存儲(chǔ)器模塊，其中，無線數(shù)據(jù)采集模塊由21個(gè)功能獨(dú)立的射頻接收模塊構(gòu)成，每個(gè)射頻接收模塊負(fù)責(zé)一個(gè)信道的數(shù)據(jù)采集，完成
2.4GHz頻段、780MHz頻段和433MHz頻段的21個(gè)信道無線數(shù)據(jù)報(bào)文的采集，為無線數(shù)據(jù)報(bào)文添加包頭、包尾、信道號(hào)、長度、鏈路質(zhì)量指示LQI值和接收靈敏度RSSI值，通過串口傳輸給數(shù)據(jù)管理和傳輸模塊；數(shù)據(jù)管理和傳輸模塊包括FPGA數(shù)據(jù)處理單元和射頻模塊，該模塊控制存儲(chǔ)器緩存數(shù)據(jù)報(bào)文并加載時(shí)間戳，調(diào)度信道將添加時(shí)間戳的報(bào)文傳給上位機(jī)。存儲(chǔ)器模塊包括異步數(shù)據(jù)FIFO，存儲(chǔ)器模塊控制一個(gè)串口接收機(jī)，接收來自射頻接收模塊的串行比特流,去掉起始位,并以8bit并行格式將數(shù)據(jù)傳送到異步數(shù)據(jù)FIFO中，同時(shí)產(chǎn)生異步數(shù)據(jù)FIFO的寫使能信號(hào)、起始字節(jié)使能信號(hào)和結(jié)束字節(jié)使能信號(hào)。數(shù)據(jù)管理和傳輸模塊將1843200Hz時(shí)域中的起始字節(jié)使能信號(hào)Start_byteS_en和結(jié)束字節(jié)使能信號(hào)Finish_bytes_en同步到50MHz的時(shí)域中，串口接收機(jī)產(chǎn)生的起始字節(jié)使能信號(hào)Start_bytes_en觸發(fā)計(jì)時(shí)器timer記錄當(dāng)前信道時(shí)間戳,結(jié)束字節(jié)使能信號(hào)Finish_bytes_en觸發(fā)調(diào)度信道選通信號(hào)Channel_en。同步模塊采用邊沿檢測同步器，將起始字節(jié)使能信號(hào)和結(jié)束字節(jié)使能信號(hào)由慢時(shí)鐘域同步到快時(shí)鐘域，邊沿同步器的數(shù)字電路，慢時(shí)鐘域的信號(hào)通過慢時(shí)鐘域上的一個(gè)觸發(fā)器，直接進(jìn)入同步器的第一個(gè)觸發(fā)器中，在快時(shí)鐘域中輸入信號(hào)同最后一個(gè)觸發(fā)器的輸出取反后產(chǎn)生一個(gè)與快時(shí)鐘周期等寬、高電平有效的脈沖信號(hào)，即為同步后的faSt_trigger_0信號(hào)。計(jì)時(shí)器時(shí)間戳格式為7個(gè)字節(jié)的數(shù)據(jù)格式，包括:2字節(jié)的分鐘域、I字節(jié)的秒域、2字節(jié)的毫秒域和2字節(jié)的毫秒域，采用4個(gè)計(jì)數(shù)器分別為分計(jì)時(shí)器min_counter [15:0]、秒計(jì)數(shù)器 sec_counter [7:0]、毫秒計(jì)數(shù)器 ms_counter [15:0]和毫秒計(jì)數(shù)器us_counter [15:0],當(dāng)前時(shí)間的時(shí)鐘采用的50MHz的時(shí)鐘,每經(jīng)過50個(gè)時(shí)鐘周期后毫秒計(jì)數(shù)器us_counter加I,加到999清零；每經(jīng)過50000時(shí)鐘周期后毫秒計(jì)數(shù)器ms_counter加I，當(dāng)加到999清零；每經(jīng)過50000000時(shí)鐘周期后秒計(jì)數(shù)器sec_counter加I,當(dāng)加到59清零；每經(jīng)過3000000000時(shí)鐘周期后分計(jì)數(shù)器min_counter加I,當(dāng)計(jì)數(shù)到最大值清零。各個(gè)信道的無線數(shù)據(jù)報(bào)文及其時(shí)間戳被緩存在各自的FIFO中后，當(dāng)某個(gè)信道同步后的結(jié)束字節(jié)使能信號(hào)到來時(shí)就置高當(dāng)前信道使能信號(hào)，直到收到來自發(fā)送模塊的整包結(jié)束信號(hào)，才禁用此信道使能信號(hào)。當(dāng)傳輸數(shù)據(jù)報(bào)文時(shí)，傳輸模塊順序讀取21個(gè)數(shù)據(jù)FIFO和21個(gè)時(shí)間戳FIFO，同時(shí)將各個(gè)信道的時(shí)間戳添加在報(bào)文后面，產(chǎn)生寫控制信號(hào)將射頻模塊接收的報(bào)文和時(shí)間戳都存儲(chǔ)在總FIFO中。
[0006]本發(fā)明基于FPGA的多頻段數(shù)據(jù)檢測儀能同時(shí)捕獲433MHz、780MHz和2.4GHz的三個(gè)頻段21個(gè)信道數(shù)據(jù)報(bào)文。該多頻段數(shù)據(jù)檢測儀接收來自射頻接收模塊的串行比特流，去掉串行比特流的起始位，以并行格式將數(shù)據(jù)傳送到異步數(shù)據(jù)先入先出存儲(chǔ)器FIFO中，同時(shí)產(chǎn)生異步數(shù)據(jù)先入先出存儲(chǔ)器FIFO的寫使能信號(hào)、起始字節(jié)使能信號(hào)和結(jié)束字節(jié)使能信號(hào)，獲得同步信號(hào)。實(shí)現(xiàn)數(shù)據(jù)檢測儀對433MHz、780MHz和2.4GHz三個(gè)頻段21個(gè)信道數(shù)據(jù)報(bào)文同時(shí)捕獲。把從21個(gè)射頻模塊(21個(gè)信道)接收到的數(shù)據(jù)報(bào)文和FPGA主控模塊產(chǎn)生的相應(yīng)時(shí)間戳分別存儲(chǔ)在21個(gè)數(shù)據(jù)先入先出存儲(chǔ)器FIFO和21個(gè)時(shí)間戳先入先出存儲(chǔ)器FIFO中。當(dāng)傳輸數(shù)據(jù)報(bào)文時(shí)，傳輸模塊順序讀取21個(gè)數(shù)據(jù)先入先出存儲(chǔ)器FIFO和21個(gè)時(shí)間戳先入先出存儲(chǔ)器FIF0，同時(shí)將各個(gè)信道的時(shí)間戳添加在對應(yīng)報(bào)文后面，產(chǎn)生寫控制信號(hào)將射頻模塊接收的報(bào)文和時(shí)間戳都存儲(chǔ)在總先入先出存儲(chǔ)器FIFO中。在數(shù)據(jù)報(bào)文上加時(shí)間戳便于上位機(jī)協(xié)議分析。
【專利附圖】

【附圖說明】
[0007]圖1多頻段數(shù)據(jù)檢測儀功能結(jié)構(gòu)圖；
[0008]圖2多頻段數(shù)據(jù)檢測儀總體設(shè)計(jì)方案圖；
[0009]圖3多頻段數(shù)據(jù)檢測儀系統(tǒng)結(jié)構(gòu)圖。
【具體實(shí)施方式】
[0010]下面結(jié)合附圖和具體實(shí)例，對本發(fā)明作進(jìn)一步的具體分析和描述。
[0011]如圖1所示為多頻段數(shù)據(jù)檢測儀功能結(jié)構(gòu)框圖，主要包括:無線數(shù)據(jù)采集模塊、數(shù)據(jù)管理和傳輸模塊以及電源管理模塊。
[0012]無線數(shù)據(jù)采集模塊監(jiān)聽三個(gè)頻段的無線數(shù)據(jù)報(bào)文，再將捕獲的無線數(shù)據(jù)報(bào)文經(jīng)過處理后傳給數(shù)據(jù)管理模塊進(jìn)行處理。無線數(shù)據(jù)采集模塊根據(jù)采集數(shù)據(jù)頻段包括:433MHz、780MHz和2.4GHz頻段無線數(shù)據(jù)采集模塊，分別完成對433MHz頻段I個(gè)信道、780MHz頻段4個(gè)信道以及2.4GHz頻段的16個(gè)信道無線數(shù)據(jù)的捕獲，同時(shí)為無線數(shù)據(jù)報(bào)文添加包頭、包尾、信道號(hào)、長度、LQI (鏈路質(zhì)量指示)值和RSSI (接收靈敏度)值后，再通過串口傳輸給數(shù)據(jù)管理模塊。數(shù)據(jù)管理模塊緩存來自21個(gè)射頻模塊的數(shù)據(jù)報(bào)文，同時(shí)，記錄各信道數(shù)據(jù)報(bào)文到來時(shí)的時(shí)間戳，再將記錄的時(shí)間戳緩存，通過統(tǒng)一調(diào)度，完成各信道無線數(shù)據(jù)報(bào)文和時(shí)間戳有序的轉(zhuǎn)存至內(nèi)部存儲(chǔ)器中，數(shù)據(jù)管理模塊采用FPGA實(shí)現(xiàn)。傳輸模塊讀取緩存的數(shù)據(jù)報(bào)文和時(shí)間戳，通過網(wǎng)口采用UDP的方式傳輸給以太網(wǎng)，進(jìn)而傳給PC機(jī)。在此過程中電源管理管理模塊完成對無線數(shù)據(jù)檢測模塊與數(shù)據(jù)管理和傳輸模塊的供電，要求提供足夠的輸出功率滿足系統(tǒng)最大負(fù)載，同時(shí)要求電源紋波微小，保證系統(tǒng)的可靠運(yùn)行。
[0013]如圖2所示為多頻段數(shù)據(jù)檢測儀設(shè)計(jì)方框圖，包括FPGA核心板硬件電路和無線射頻模塊接口電路。FPGA核心板硬件電路包括電源電路、時(shí)鐘電路、復(fù)位電路、FPGA配置電路、GPIO擴(kuò)展電路、存儲(chǔ)器模塊電路和網(wǎng)口通信模塊電路；無線射頻模塊接口包括21個(gè)射頻模塊接口電路。FPGA內(nèi)部數(shù)據(jù)處理單元邏輯完成了 21信道數(shù)據(jù)緩存模塊的verilog HDL和基于Nios II處理器的數(shù)據(jù)控制與傳輸單元；射頻模塊包括433MHz、780MHz和2.4GHz頻段無線射頻接收模塊。
[0014]如圖3所示為多頻段數(shù)據(jù)檢測儀系統(tǒng)結(jié)構(gòu)圖。無線數(shù)據(jù)采集模塊由21個(gè)功能獨(dú)立的射頻接收模塊構(gòu)成，分別包括2.4GHz頻段的16個(gè)信道相對應(yīng)的16個(gè)獨(dú)立的射頻接收模塊、780MHz頻段的4個(gè)信道相對應(yīng)的4個(gè)獨(dú)立的射頻接收模塊、433MHz頻段的I個(gè)信道相對應(yīng)的I個(gè)獨(dú)立的射頻接收模塊，并把編寫好的接收程序下載到相應(yīng)的獨(dú)立射頻接收模塊中去。每個(gè)射頻接收模塊負(fù)責(zé)一個(gè)信道的數(shù)據(jù)采集，可以完成2.4GHz頻段16個(gè)信道，780MHz頻段4個(gè)信道和433MHz頻段I個(gè)信道無線數(shù)據(jù)報(bào)文的采集，并為無線數(shù)據(jù)報(bào)文添加包頭、包尾、信道號(hào)、長度、LQI (鏈路質(zhì)量指示)值和RSSI (接收靈敏度)值。然后通過串口將數(shù)據(jù)傳輸給數(shù)據(jù)管理模塊，以FPGA為核心的數(shù)據(jù)管理模塊將1843200Hz時(shí)域中的起始字節(jié)使能信號(hào)Start_bytes_en和結(jié)束字節(jié)使能信號(hào)Finish_bytes_en同步到50MHz的時(shí)域中，串口接收機(jī)產(chǎn)生的起始字節(jié)使能信號(hào)Start_bytes_en觸發(fā)計(jì)時(shí)器timer記錄當(dāng)前信道時(shí)間戳，結(jié)束字節(jié)使能信號(hào)Finish_bytes_en觸發(fā)調(diào)度信道選通信號(hào)channel_en。采用邊沿檢測同步器，將起始字節(jié)使能信號(hào)和結(jié)束字節(jié)使能信號(hào)由慢時(shí)鐘域同步到快時(shí)鐘域，邊沿檢測同步器，慢時(shí)鐘域的信號(hào)通過慢時(shí)鐘域上的觸發(fā)器，進(jìn)入邊沿檢測同步器的第一個(gè)觸發(fā)器中，在快時(shí)鐘域中輸入信號(hào)延時(shí)兩個(gè)周期后同邊沿檢測同步器的最后一個(gè)觸發(fā)器的輸出取反后產(chǎn)生一個(gè)與快時(shí)鐘周期等寬、高電平有效的脈沖信號(hào)，即為同步后的觸發(fā)信號(hào)faSt_trigger_0信號(hào)。時(shí)鐘電路計(jì)時(shí)器時(shí)間戳格式為7個(gè)字節(jié)的數(shù)據(jù)格式，包括:2字節(jié)的分鐘域、I字節(jié)的秒域、2字節(jié)的毫秒域和2字節(jié)的微秒域，采用的4個(gè)計(jì)數(shù)器分別為分計(jì)時(shí)器 min_counter [15:0]、秒計(jì)數(shù)器 sec_counter [7:0]、毫秒計(jì)數(shù)器 ms_counter [15:0]和微秒計(jì)數(shù)器us_counter [15:0],當(dāng)前時(shí)間的時(shí)鐘采用的50MHz的時(shí)鐘,每經(jīng)過50個(gè)時(shí)鐘周期后毫秒計(jì)數(shù)器us_COunter加1，加到999清零；每經(jīng)過50000時(shí)鐘周期后毫秒計(jì)數(shù)器ms_counter加I,當(dāng)加到999清零；每經(jīng)過50000000時(shí)鐘周期后秒計(jì)數(shù)器sec_counter加1，當(dāng)加到59清零；每經(jīng)過3000000000時(shí)鐘周期后分計(jì)數(shù)器min_counter加I,當(dāng)計(jì)數(shù)到最大值清零。各個(gè)信道的無線數(shù)據(jù)報(bào)文及其時(shí)間戳被緩存在各自的FIFO (先入先出存儲(chǔ)器)中后，當(dāng)某個(gè)信道同步后的結(jié)束字節(jié)使能信號(hào)到來時(shí)就置高當(dāng)前信道使能信號(hào)，直到收到來自發(fā)送模塊的整包結(jié)束信號(hào)，才禁用此信道使能信號(hào)。當(dāng)傳輸數(shù)據(jù)報(bào)文時(shí)，傳輸模塊順序讀取21個(gè)數(shù)據(jù)FIFO (先入先出存儲(chǔ)器)和21個(gè)時(shí)間戳FIFO (先入先出存儲(chǔ)器)，同時(shí)將各個(gè)信道的時(shí)間戳添加在報(bào)文后面，產(chǎn)生寫控制信號(hào)將射頻模塊接收的報(bào)文和時(shí)間戳都存儲(chǔ)在總FIFO (先入先出存儲(chǔ)器)中。傳輸模塊的異步復(fù)位信號(hào)使傳輸狀態(tài)機(jī)進(jìn)入idle (待機(jī)狀態(tài))狀態(tài)，同時(shí)所有的寄存器清零，下一個(gè)時(shí)鐘周期進(jìn)入state_Transmit_Data_l (數(shù)據(jù)傳輸狀態(tài))狀態(tài)，當(dāng)信道I使能信號(hào)channel_l_en (信道I使能)為高，同時(shí)信道I整包結(jié)束字節(jié)使能信號(hào)data_package_finish_l (數(shù)據(jù)包傳輸完畢)和信道I的數(shù)據(jù)FIFO讀空信號(hào)都為低時(shí)，狀態(tài)保持，同時(shí)置高信道I數(shù)據(jù)FIFO讀請求信號(hào)ata_fifo_rdreq_l與信道I的裝載使能信號(hào)load_data_l (裝載數(shù)據(jù)),其中裝載使能信號(hào)load_data_l利用D觸發(fā)器延時(shí)一個(gè)周期后產(chǎn)生總FIFO的寫使能信號(hào)；當(dāng)信道I使能信號(hào)channel_l_en為低，狀態(tài)機(jī)直接進(jìn)入state_Transmit_Data_2狀態(tài)；當(dāng)信道I使能信號(hào)channel_l_en為高且信道I整包發(fā)送結(jié)束使能信號(hào)data_package_finish_l到來時(shí),狀態(tài)跳轉(zhuǎn)到狀態(tài)state_Transmit_Time_l (時(shí)間狀態(tài)傳輸)。在state_Transmit_Time_l狀態(tài)下，當(dāng)時(shí)鐘計(jì)數(shù)器time_bytes_counter沒有計(jì)數(shù)到7，同時(shí)信道I時(shí)間戳FIFO沒有被讀空時(shí)，狀態(tài)保持，并置inc_time_bytes_counter、(時(shí)間字節(jié)計(jì)數(shù)器)timer_fifo_rdreq_l(時(shí)間 FIFO 讀請求)和 load_time_l(裝載時(shí)間)為I，其中time_bytes_counter用來計(jì)數(shù)讀取時(shí)間戳的字節(jié)數(shù)；當(dāng)時(shí)間戳字節(jié)數(shù)計(jì)數(shù)器大于7時(shí),狀態(tài)轉(zhuǎn)移到state_Transmit_Data_2,同時(shí)置清零計(jì)數(shù)器使能信號(hào)clr_time_bytes_counter和整包結(jié)束信號(hào)package_finish_l為高。其他的狀態(tài)轉(zhuǎn)移條件及其輸出信號(hào)類似，只不過是不同信道的相關(guān)信號(hào)而已。當(dāng)狀態(tài)為state_Transmit_Data_21時(shí)，當(dāng)信道21使能信號(hào)channel_21_en為高，同時(shí)信道21整包發(fā)送結(jié)束使能信號(hào)data_package_finish_21和信道21的數(shù)據(jù)FIFO讀空信號(hào)都為低時(shí)，狀態(tài)保持，同時(shí)輸出信道21數(shù)據(jù)FIFO的讀請求信號(hào)data_fifo_rdreq_21與信道21的裝載使能信號(hào)load_data_21,其中裝載使能信號(hào)load_data_21利用D觸發(fā)器延時(shí)一個(gè)周期后產(chǎn)生總FIFO的寫使能信號(hào)；當(dāng)信道21使能信號(hào)Channel_21_en為低，狀態(tài)機(jī)直接進(jìn)入idle狀態(tài)；當(dāng)信道21使能信號(hào)channel_21_en為高且信道21整包結(jié)束使能信號(hào)data_package_finish_21 (數(shù)據(jù)包結(jié)束)到來時(shí)，狀態(tài)跳轉(zhuǎn)到state_Transmit_Time_l狀態(tài)，讀取21信道的時(shí)間戳。讀取結(jié)束后重新進(jìn)入下一輪狀態(tài)循環(huán)。以上過程完成了對433MHz、780MHz和2.4GHz三個(gè)頻段21個(gè)信道數(shù)據(jù)采集、處理和傳輸。
[0015]本多頻段數(shù)據(jù)檢測儀具有丟包率低，抗干擾能力強(qiáng)，穩(wěn)定性好的特點(diǎn)，能夠滿足物聯(lián)網(wǎng)測試服務(wù)平臺(tái)的需求。
【權(quán)利要求】
1.基于FPGA的多頻段數(shù)據(jù)檢測儀，包括:無線數(shù)據(jù)采集模塊、數(shù)據(jù)管理和傳輸模塊、存儲(chǔ)器模塊，其特征在于，無線數(shù)據(jù)采集模塊由21個(gè)功能獨(dú)立的射頻接收模塊構(gòu)成，每個(gè)射頻接收模塊負(fù)責(zé)一個(gè)信道的數(shù)據(jù)采集，完成2.4GHz頻段、780MHz頻段和433MHz頻段的21個(gè)信道無線數(shù)據(jù)報(bào)文的采集，為無線數(shù)據(jù)報(bào)文添加包頭、包尾、信道號(hào)、長度、鏈路質(zhì)量指示LQI值和接收靈敏度RSSI值，通過串口傳輸給數(shù)據(jù)管理和傳輸模塊；數(shù)據(jù)管理模塊接收來自21個(gè)射頻模塊的數(shù)據(jù)報(bào)文，記錄各信道數(shù)據(jù)報(bào)文到來的時(shí)間戳，再將記錄的時(shí)間戳緩存，調(diào)度各信道數(shù)據(jù)報(bào)文和時(shí)間戳有序轉(zhuǎn)存至存儲(chǔ)器模塊，并獲得同步信號(hào)，傳輸模塊讀取緩存的數(shù)據(jù)報(bào)文和時(shí)間戳，采用UDP方式傳輸給上位機(jī)。
2.根據(jù)權(quán)利要求1所述的多頻段數(shù)據(jù)檢測儀，其特征在于，存儲(chǔ)器模塊包括異步數(shù)據(jù)先入先出存儲(chǔ)器FIFO，調(diào)度各信道數(shù)據(jù)報(bào)文和時(shí)間戳有序轉(zhuǎn)存至存儲(chǔ)器模塊包括，存儲(chǔ)器模塊控制一個(gè)串口接收機(jī)，各個(gè)信道的數(shù)據(jù)報(bào)文及其時(shí)間戳被緩存在各自的先入先出存儲(chǔ)器FIFO中，當(dāng)某個(gè)信道同步后的結(jié)束字節(jié)使能信號(hào)到來時(shí)置高當(dāng)前信道使能信號(hào)，直到收到來自發(fā)送模塊的整包結(jié)束信號(hào)，禁用此信道使能信號(hào)；當(dāng)傳輸數(shù)據(jù)報(bào)文時(shí)，傳輸模塊順序讀取21個(gè)數(shù)據(jù)先入先出存儲(chǔ)器FIFO和21個(gè)時(shí)間戳先入先出存儲(chǔ)器FIFO，同時(shí)將各個(gè)信道的時(shí)間戳添加在報(bào)文后面，產(chǎn)生寫控制信號(hào)將射頻模塊接收的報(bào)文和時(shí)間戳都存儲(chǔ)在總先入先出存儲(chǔ)器FIFO中。
3.根據(jù)權(quán)利要求1所述的多頻段數(shù)據(jù)檢測儀，其特征在于，數(shù)據(jù)管理模塊調(diào)度信道具體包括，F(xiàn)PGA數(shù)據(jù)處理單元將1843200Hz時(shí)域中的起始字節(jié)使能信號(hào)Start_bytes_en和結(jié)束字節(jié)使能信號(hào)Finish_bytes_en同步到50MHz的時(shí)域中，射頻接收模塊串口接收機(jī)產(chǎn)生的起始字節(jié)使能信號(hào)Start_bytes_en觸發(fā)計(jì)時(shí)器記錄當(dāng)前信道時(shí)間戳,結(jié)束字節(jié)使能信號(hào)Finish_bytes_en觸發(fā)調(diào)度信道選通信號(hào)channel_en。
4.根據(jù)權(quán)利要求1所述的多頻段數(shù)據(jù)檢測儀，其特征在于，獲得同步信號(hào)具體包括:存儲(chǔ)器模塊采用邊沿檢測同步器，將起始字節(jié)使能信號(hào)和結(jié)束字節(jié)使能信號(hào)由慢時(shí)鐘域同步到快時(shí)鐘域，慢時(shí)鐘域的信號(hào)通過慢時(shí)鐘域上的觸發(fā)器，直接進(jìn)入邊沿檢測同步器的第一個(gè)觸發(fā)器中，在快時(shí)鐘域中輸入信號(hào)延時(shí)兩個(gè)周期，同邊沿檢測同步器的最后一個(gè)觸發(fā)器的輸出取反后產(chǎn)生一個(gè)與快時(shí)鐘周期等寬、高電平有效的脈沖信號(hào)，即為同步信號(hào)。
5.根據(jù)權(quán)利要求3所述的多頻段數(shù)據(jù)檢測儀，其特征在于，計(jì)時(shí)器時(shí)間戳格式為7個(gè)字節(jié)的數(shù)據(jù)格式，包括'2字節(jié)的分鐘域、I字節(jié)的秒域、2字節(jié)的毫秒域和2字節(jié)的微秒域，采用4個(gè)計(jì)數(shù)器分別為分計(jì)時(shí)器min_counter[15:0]、秒計(jì)數(shù)器sec_counter [7:0]、毫秒計(jì)數(shù)器ms_counter [15:0]和微秒計(jì)數(shù)器us_counter [15:0]當(dāng)前時(shí)間的時(shí)鐘采用50MHz時(shí)鐘。
6.根據(jù)權(quán)利要求1-4其中之一所述的多頻段數(shù)據(jù)檢測儀，其特征在于，當(dāng)傳輸數(shù)據(jù)報(bào)文時(shí)，傳輸模塊順序讀取21個(gè)數(shù)據(jù)先入先出存儲(chǔ)器FIFO和21個(gè)時(shí)間戳先入先出存儲(chǔ)器FIFO，同時(shí)將各個(gè)信道的時(shí)間戳添加在對應(yīng)報(bào)文后面，產(chǎn)生寫控制信號(hào)將射頻模塊接收的報(bào)文和時(shí)間戳都存儲(chǔ)在總FIFO中。
【文檔編號(hào)】H04B17/00GK103780320SQ201410030506
【公開日】2014年5月7日 申請日期:2014年1月23日 優(yōu)先權(quán)日:2014年1月23日
【發(fā)明者】嚴(yán)冬, 李景林, 李瑛 , 王平, 胡坤志, 任宇, 陳俊生, 羅立, 賀政 申請人:重慶郵電大學(xué)