數(shù)字高清視頻與模擬標(biāo)清視頻的混合監(jiān)控系統(tǒng)的制作方法
【專利摘要】本實(shí)用新型創(chuàng)造提供一種數(shù)字高清視頻與模擬標(biāo)清視頻的混合監(jiān)控系統(tǒng)，基于現(xiàn)有的模擬標(biāo)清視頻光纖監(jiān)控系統(tǒng)平滑地升級為數(shù)字高清視頻光纖監(jiān)控系統(tǒng)或數(shù)字高清/模擬標(biāo)清混合視頻光纖監(jiān)控系統(tǒng)，此類混合監(jiān)控系統(tǒng)不需要重新布設(shè)光纖，不需要更換光傳輸設(shè)備，不需要更換攝像機(jī)云臺，只需更換攝像探頭，具有施工量最小化，改造和升級成本最低化的特點(diǎn)。
【專利說明】數(shù)字高清視頻與模擬標(biāo)清視頻的混合監(jiān)控系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明創(chuàng)造涉及視頻光纖監(jiān)控領(lǐng)域，特別是數(shù)字高清視頻與模擬標(biāo)清視頻的混合監(jiān)控系統(tǒng)。
【背景技術(shù)】
[0002]目前，視頻監(jiān)控正在從模擬標(biāo)清到數(shù)字高清飛速轉(zhuǎn)換的階段，市場巨大，增長速度驚人。但是當(dāng)前所有的系統(tǒng)方案中，數(shù)字高清視頻監(jiān)控和模擬標(biāo)清視頻監(jiān)控幾乎都無法融合。尤其是在遠(yuǎn)距離光傳輸?shù)念I(lǐng)域，由于監(jiān)控系統(tǒng)要求實(shí)時(shí)性和可靠性，傳統(tǒng)模擬標(biāo)清視頻光纖監(jiān)控主要是由數(shù)字視頻光端機(jī)來完成。
[0003]在數(shù)字高清視頻光纖監(jiān)控領(lǐng)域，當(dāng)前國內(nèi)主要是全I(xiàn)P高清視頻光纖監(jiān)控系統(tǒng)占主流，同時(shí)國外正在推廣SDI方式高清視頻光纖監(jiān)控系統(tǒng)，不過這兩種方式都無法兼容使用數(shù)字視頻光端機(jī)的傳統(tǒng)模擬標(biāo)清視頻光纖監(jiān)控系統(tǒng)，更換或者升級必須大規(guī)模施工。
[0004]如果要升級為高清視頻監(jiān)控，必須更新整套系統(tǒng)，需要面對天量的施工問題。同時(shí)由于目前數(shù)字高清視頻監(jiān)控與模擬系統(tǒng)不兼容，整個(gè)線路上哪怕只需要幾個(gè)高清監(jiān)控點(diǎn)，也必須全部更換所有設(shè)備，費(fèi)用極高。

【發(fā)明內(nèi)容】

[0005]本發(fā)明創(chuàng)造提供一種數(shù)字高清視頻與模擬標(biāo)清視頻的混合監(jiān)控系統(tǒng)，克服了現(xiàn)有監(jiān)控技術(shù)中高清數(shù)字視頻光纖監(jiān)控系統(tǒng)和傳統(tǒng)模擬視頻光纖監(jiān)控系統(tǒng)相互獨(dú)立，無法混合組網(wǎng)，造成現(xiàn)有模擬視頻光纖監(jiān)控系統(tǒng)升級改造施工量大，成本高的問題。
[0006]為解決上述技術(shù)問題，本發(fā)明創(chuàng)造采用的技術(shù)方案是:數(shù)字高清視頻與模擬標(biāo)清視頻的混合監(jiān)控系統(tǒng)，包括模擬標(biāo)清視頻光纖監(jiān)控系統(tǒng)；數(shù)字高清視頻采集裝置采集的IP信號經(jīng)IP至類CVBS信號轉(zhuǎn)換器處理得到類CVBS信號，IP至類CVBS信號轉(zhuǎn)換器將該類CVBS信號上傳至標(biāo)清數(shù)字視頻光端機(jī)發(fā)射機(jī)；標(biāo)清數(shù)字視頻光端機(jī)發(fā)射機(jī)傳輸處理后的類CVBS信號至標(biāo)清數(shù)字視頻光端機(jī)接收機(jī)；標(biāo)清數(shù)字視頻光端機(jī)接收機(jī)輸出處理后的類CVBS信號到類CVBS至IP信號轉(zhuǎn)換器；類CVBS至IP信號轉(zhuǎn)換器輸出IP信號經(jīng)NVR傳輸至VMS服務(wù)器存儲，并在監(jiān)控顯示屏上顯示。
[0007]進(jìn)一步，所述IP至類CVBS信號轉(zhuǎn)換器包括轉(zhuǎn)換器輸入接口、第一以太網(wǎng)物理接口接發(fā)器、第一 FPGA芯片、模擬數(shù)字轉(zhuǎn)換器和高速差分放大器；所述第一 FPGA芯片包括第一以太網(wǎng)媒體接入控制器、前向糾錯(cuò)編碼模塊、交織編碼模塊、調(diào)幅電路以及直接數(shù)字式頻率合成器；所述第一以太網(wǎng)物理接口接發(fā)器將接收的IP信號傳輸給第一 FPGA芯片；第一以太網(wǎng)媒體接入控制器對該IP信號解壓縮后發(fā)送給前向糾錯(cuò)編碼模塊；前向糾錯(cuò)編碼模塊將處理后的信號發(fā)送給交織編碼模塊處理；交織編碼模塊處理后的信號經(jīng)調(diào)幅電路和直接數(shù)字式頻率合成器的調(diào)制后發(fā)送至模擬數(shù)字轉(zhuǎn)換器；模擬數(shù)字轉(zhuǎn)換器的輸出端與高速差分放大器的輸入端連接；高速差分放大器的輸出端接轉(zhuǎn)換器輸出接口。
[0008]進(jìn)一步，類CVBS至IP信號轉(zhuǎn)換器包括轉(zhuǎn)換器輸入端、可變增益放大器、數(shù)字模擬轉(zhuǎn)換器、第二 FPGA芯片、第二以太網(wǎng)物理接口接發(fā)器和轉(zhuǎn)換器輸出端；所述第二 FPGA芯片包括數(shù)字混頻/檢波解調(diào)電路、交織解碼模塊、前向糾錯(cuò)解碼模塊和第二以太網(wǎng)媒體接入控制器；可變增益放大器接收類CVBS信號；數(shù)字模擬轉(zhuǎn)換器將可變增益放大器處理后的類CVBS信號轉(zhuǎn)換為數(shù)字信號并傳送給第二 FPGA芯片；數(shù)字混頻/檢波解調(diào)電路將接收的數(shù)字信號恢復(fù)為基帶信號；基帶信號經(jīng)交織解碼模塊處理后輸入前向糾錯(cuò)解碼模塊；基帶信號經(jīng)前向糾錯(cuò)解碼模塊處理后輸入第二以太網(wǎng)媒體接入控制器恢復(fù)IP地址，并形成以太網(wǎng)MAC幀輸出至第二以太網(wǎng)物理接口接發(fā)器；第二以太網(wǎng)物理接口接發(fā)器的輸出接轉(zhuǎn)換器輸出端。
[0009]進(jìn)一步，數(shù)字高清視頻采集裝置是數(shù)字高清攝像機(jī)。
[0010]本發(fā)明創(chuàng)造具有的優(yōu)點(diǎn)和積極效果是:采用本發(fā)明創(chuàng)造的技術(shù)方案，融合高清數(shù)字視頻光纖監(jiān)控系統(tǒng)和傳統(tǒng)模擬視頻光纖監(jiān)控系統(tǒng)，基于現(xiàn)有的模擬標(biāo)清視頻光纖監(jiān)控系統(tǒng)平滑地升級為數(shù)字高清視頻光纖監(jiān)控系統(tǒng)或數(shù)字高清/模擬標(biāo)清混合視頻光纖監(jiān)控系統(tǒng)，此類混合監(jiān)控系統(tǒng)不需要重新布設(shè)光纖，不需要更換光傳輸設(shè)備，不需要更換攝像機(jī)云臺，只需更換攝像探頭，具有施工量最小化，改造和升級成本最低化的特點(diǎn)。根據(jù)用戶現(xiàn)場實(shí)際需求出發(fā)，大幅降低施工量，簡化安裝調(diào)試工作，使用戶可以靈活升級自己的系統(tǒng)，低成本地、逐步地、平滑地由現(xiàn)有模擬標(biāo)清視頻光纖監(jiān)控系統(tǒng)升級到數(shù)字高清視頻光纖監(jiān)控系統(tǒng)。
【專利附圖】

【附圖說明】
[0011]圖1是本發(fā)明創(chuàng)造數(shù)字高清視頻與模擬標(biāo)清視頻的混合監(jiān)控系統(tǒng)示意圖；
[0012]圖2是本發(fā)明創(chuàng)造中IP至類CVBS信號轉(zhuǎn)換器原理框圖； [0013]圖3是本發(fā)明創(chuàng)造中類CVBS至IP信號轉(zhuǎn)換器原理框圖；
[0014]圖4是本發(fā)明創(chuàng)造中用于與模擬標(biāo)清視頻光纖監(jiān)控混合組網(wǎng)的數(shù)字高清攝像機(jī)結(jié)構(gòu)示意圖。
[0015]圖中:
[0016]1.第一 RJ45接插件 2.第一以太網(wǎng)物理接3.第一 FPGA芯片
[0017]口接發(fā)器
[0018]4.模擬數(shù)字轉(zhuǎn)換器 5.高速差分放大器 6.第一 BNC接頭
[0019]7.第二 BNC接頭8.可變增益放大器 9.數(shù)字模擬轉(zhuǎn)換器
[0020]10.第二以太網(wǎng)物理接11.第二 FPGA芯片 12.第二 RJ45接插件
[0021]口接發(fā)器
[0022]13.鏡頭14.圖像傳感器15.圖像處理器
[0023]16.存儲器 17.FPGA模塊18.第二 D\A轉(zhuǎn)換器
[0024]19.放大器 20.第三BNC接插件
【具體實(shí)施方式】
[0025]結(jié)合附圖和【具體實(shí)施方式】對本發(fā)明創(chuàng)造做詳細(xì)說明。
[0026]數(shù)字高清視頻與模擬標(biāo)清視頻的混合監(jiān)控系統(tǒng)，包括模擬標(biāo)清視頻光纖監(jiān)控系統(tǒng)；數(shù)字高清視頻采集裝置采集的IP信號經(jīng)IP至類CVBS信號轉(zhuǎn)換器處理得到類CVBS信號，IP至類CVBS信號轉(zhuǎn)換器將該類CVBS信號上傳至標(biāo)清數(shù)字視頻光端機(jī)發(fā)射機(jī)；標(biāo)清數(shù)字視頻光端機(jī)發(fā)射機(jī)傳輸經(jīng)處理后的類CVBS信號至標(biāo)清數(shù)字視頻光端機(jī)接收機(jī)；標(biāo)清數(shù)字視頻光端機(jī)接收機(jī)輸出處理后的類CVBS信號到類CVBS至IP信號轉(zhuǎn)換器；類CVBS至IP信號轉(zhuǎn)換器輸出IP信號經(jīng)NVR傳輸至VMS服務(wù)器存儲，并在監(jiān)控顯示屏上顯示。IP至類CVBS信號轉(zhuǎn)換器包括第一 RJ45接插件1、第一以太網(wǎng)物理接口接發(fā)器2、第一 FPGA芯片3、模擬數(shù)字轉(zhuǎn)換器4和高速差分放大器5 ;所述第一 FPGA芯片3包括第一以太網(wǎng)媒體接入控制器、前向糾錯(cuò)編碼模塊、交織編碼模塊、調(diào)幅電路以及直接數(shù)字式頻率合成器；所述第一以太網(wǎng)物理接口接發(fā)器2將接收的IP信號傳輸給第一 FPGA芯片3 ;第一以太網(wǎng)媒體接入控制器對該IP信號解壓縮后發(fā)送給前向糾錯(cuò)編碼模塊；前向糾錯(cuò)編碼模塊將處理后的信號發(fā)送給交織編碼模塊處理；交織編碼模塊處理后的信號經(jīng)調(diào)幅電路和直接數(shù)字式頻率合成器的調(diào)制后發(fā)送至模擬數(shù)字轉(zhuǎn)換器4 ;模擬數(shù)字轉(zhuǎn)換器4的輸出端與高速差分放大器5的輸入端連接；高速差分放大器5的輸出端接IP至類CVBS信號轉(zhuǎn)換器的第一 BNC接頭6。類CVBS至IP信號轉(zhuǎn)換器包括轉(zhuǎn)換器的第二 BNC接頭7、可變增益放大器8、數(shù)字模擬轉(zhuǎn)換器9、第二 FPGA芯片11、第二以太網(wǎng)物理接口接發(fā)器10和第二 RJ45接插件12 ;所述第二 FPGA芯片11包括數(shù)字混頻/檢波解調(diào)電路、交織解碼模塊、前向糾錯(cuò)解碼模塊和第二以太網(wǎng)媒體接入控制器；可變增益放大器8接收類CVBS信號；數(shù)字模擬轉(zhuǎn)換器9將可變增益放大器8處理后的類CVBS信號轉(zhuǎn)換為數(shù)字信號并傳送給第二 FPGA芯片11 ;數(shù)字混頻/檢波解調(diào)電路將接收的數(shù)字信號恢復(fù)為基帶信號；基帶信號經(jīng)交織解碼模塊處理后輸入前向糾錯(cuò)解碼模塊；基帶信號經(jīng)前向糾錯(cuò)解碼模塊處理后輸入第二以太網(wǎng)媒體接入控制器恢復(fù)IP地址，并形成以太網(wǎng)MAC幀輸出至第二以太網(wǎng)物理接口接發(fā)器10 ;第二以太網(wǎng)物理接口接發(fā)器10的輸出第二 RJ45接插件12。數(shù)字高清視頻采集裝置是數(shù)字高清攝像機(jī)。
[0027]如圖1所示，本發(fā)明創(chuàng)造即為用于升級改造模擬標(biāo)清視頻光纖監(jiān)控系統(tǒng)設(shè)計(jì)的數(shù)字高清視頻與模擬標(biāo)清視頻的混合組網(wǎng)光纖監(jiān)控系統(tǒng)。本圖僅以四路監(jiān)控系統(tǒng)為例，實(shí)際上I至64路均可實(shí)現(xiàn)。將第四模擬標(biāo)清攝像機(jī)更換為一臺數(shù)字高清IP攝像機(jī)，數(shù)字高清IP攝像機(jī)后面需連接一個(gè)關(guān)鍵設(shè)備一IP至類CVBS信號轉(zhuǎn)換器，將數(shù)字高清攝像機(jī)輸出的IP信號轉(zhuǎn)換為同軸電纜能傳輸?shù)摹邦怌VBS”信號，經(jīng)原有同軸電纜線路連接到數(shù)字視頻光端機(jī)發(fā)射機(jī)；在接收端，數(shù)字視頻光端機(jī)接收機(jī)將對應(yīng)視頻通道經(jīng)由關(guān)鍵設(shè)備一CVBS至IP信號轉(zhuǎn)換器連接以太網(wǎng)線，與NVR，VMS服務(wù)器等數(shù)字高清IP監(jiān)控后續(xù)處理設(shè)備連接；原有其他路模擬標(biāo)清攝像機(jī)依然保持原來的連接方式，同軸電纜，數(shù)字視頻光端機(jī)發(fā)射機(jī)，光纖，數(shù)字視頻光端機(jī)接收機(jī)，模擬矩陣，DVR ;電視墻為共用設(shè)備。
[0028]傳統(tǒng)模擬標(biāo)清視頻使用CVBS復(fù)合視頻信號傳輸圖像信號，信號帶寬為6MHz。首先，攝像機(jī)輸出CVBS復(fù)合視頻信號到數(shù)字視頻光端機(jī)發(fā)射機(jī)，數(shù)字視頻光端機(jī)發(fā)射機(jī)前端ADC使用12MHz?16MHz頻率對CVBS信號進(jìn)行采樣，轉(zhuǎn)換成數(shù)字信號，再經(jīng)過復(fù)合，編碼后通過激光器發(fā)送到光纖上；在接收端，數(shù)字視頻光端機(jī)接收機(jī)從光纖接收到數(shù)字信號，再通過DAC還原為各路的CVBS信號并對應(yīng)輸出。
[0029]實(shí)施例1:如圖2所示，數(shù)字高清IP攝像機(jī)輸出為IP信號，高清攝像機(jī)一般最大支持分辨率1920x1080/60幀格式高清視頻，壓縮后打包成IP格式，數(shù)據(jù)率通常為2Mbps?40Mbps,因帶寬太高和信號格式不匹配而無法直接通過后面的數(shù)字視頻光端機(jī)；需要通過IP至類CVBS信號轉(zhuǎn)換器的第一 RJ45接插件I引入到第一以太網(wǎng)物理接口接發(fā)器2，轉(zhuǎn)變?yōu)閿?shù)字信號后，再送入到第一 FPGA芯片3中；第一 FPGA芯片3中的第一以太網(wǎng)媒體接入控制器恢復(fù)出完整的IP數(shù)據(jù)包，將內(nèi)容重新打包，發(fā)送至前向糾錯(cuò)編碼模塊中，前向糾錯(cuò)編碼模塊進(jìn)行前向糾錯(cuò)編碼操作，然后發(fā)送至交織編碼模塊，經(jīng)交織編碼模塊處理后的信號發(fā)送到調(diào)幅電路和直接數(shù)字式頻率合成器中進(jìn)行調(diào)整，調(diào)整后的信號發(fā)送至模擬數(shù)字轉(zhuǎn)換器4，繪制出“類CVBS”的信號波形，保證帶寬范圍在6MHz之內(nèi)。該信號再經(jīng)高速差分放大器5放大后利用第一 BNC接頭6與同軸電纜連接。經(jīng)原有同軸電纜線路連接到數(shù)字視頻光端機(jī)發(fā)射機(jī)，再經(jīng)光纖連接至數(shù)字視頻光端機(jī)接收機(jī)。如圖3所示，數(shù)字視頻光端機(jī)接收機(jī)在同軸電纜上輸出“類CVBS”信號通過類CVBS至IP信號轉(zhuǎn)換器的第二 BNC接頭7引入到可變增益放大器8，經(jīng)處理后輸入到數(shù)字模擬轉(zhuǎn)換器9中轉(zhuǎn)變?yōu)閿?shù)字信號，將該信號傳送到第二 FPGA芯片11中；信號在第二 FPGA芯片11中首先通過數(shù)字混頻/檢波解調(diào)電路恢復(fù)為基帶信號，然后利用交織解碼模塊和前向糾錯(cuò)模塊恢復(fù)在通過線路時(shí)發(fā)生的誤碼，最后輸入第二以太網(wǎng)媒體接入控制器恢復(fù)IP地址，并形成以太網(wǎng)MAC幀，從第二 FPGA芯片11中輸出到第二以太網(wǎng)物理接口接發(fā)器10，最后再由第二 RJ45接插件12連接到以太網(wǎng)線上，與NVR，VMS服務(wù)器等數(shù)字高清IP監(jiān)控后續(xù)處理設(shè)備連接。原有其他路模擬標(biāo)清攝像機(jī)依然保持原來的連接方式，同軸電纜，數(shù)字視頻光端機(jī)發(fā)射機(jī)，光纖，數(shù)字視頻光端機(jī)接收機(jī)，模擬矩陣，DVR ;電視墻為共用設(shè)備，從而實(shí)現(xiàn)監(jiān)控系統(tǒng)的數(shù)字高清視頻與模擬標(biāo)清視頻的混合組網(wǎng)。
[0030]如圖4所示，本發(fā)明創(chuàng)造的另一種具體實(shí)施例是:IP至類CVBS信號轉(zhuǎn)換器作為功能模塊集成到數(shù)字高清IP攝像機(jī)中，該新的數(shù)字高清IP攝像機(jī)由外殼、鏡頭13、圖像傳感器14、圖像處理器15、FPGA模塊17和存儲器16構(gòu)成，所述圖像處理器15上電連接圖像傳感器14、FPGA模塊17和存儲器16，鏡頭與圖像傳感器14電連接，其中圖像傳感器14優(yōu)選CM0S/CCD圖像傳感器，存儲器16為DRAM存儲器；
[0031]所述FPGA模塊17包括網(wǎng)絡(luò)模塊、編碼器和調(diào)制模塊，所述編碼器連接調(diào)制模塊，調(diào)制模塊通過第二 D\A轉(zhuǎn)換器18和放大器19電連接第三BNC接插件20，所述第三BNC接插件20為同軸電纜接口，可以通過同軸電纜和數(shù)字視頻光端機(jī)電連接；
[0032]所述網(wǎng)絡(luò)模塊包含以太網(wǎng)MAC BACK電路和以太網(wǎng)MAC電路，以太網(wǎng)MAC電路連接標(biāo)準(zhǔn)RJ45接插件，能夠直接將信號發(fā)送到因特網(wǎng)；編碼器包括FEC前向糾錯(cuò)編碼電路和與其連接的交織編碼電路；調(diào)制模塊為AM和DDS調(diào)制電路；所述MAC BACK電路電連接FEC前向糾錯(cuò)編碼電路。
[0033]其他結(jié)構(gòu)與【具體實(shí)施方式】I中相同。
[0034]組建數(shù)字高清視頻與模擬標(biāo)清視頻的混合監(jiān)控系統(tǒng)的施工方法，其特征在于:包括如下步驟:
[0035]①.將原模擬標(biāo)清攝像機(jī)部分更換為數(shù)字高清攝像機(jī)，可保留原有云臺；
[0036]②.在數(shù)字高清攝像機(jī)輸出端連接IP至類CVBS信號轉(zhuǎn)換器的輸入端，再將原有同軸電纜連接到IP至類CVBS信號轉(zhuǎn)換器的輸出端；
[0037]③.將數(shù)字視頻光端機(jī)接收端的對應(yīng)高清IP攝像機(jī)的輸出端連接到類CVBS至IP信號轉(zhuǎn)換器的輸入端；再將以太網(wǎng)線連接類CVBS至IP信號轉(zhuǎn)換器的輸出端；
[0038]④.以太網(wǎng)線的另一端接入數(shù)字高清監(jiān)控系統(tǒng)的后處理設(shè)備。
[0039]以上對本發(fā)明創(chuàng)造的實(shí)施例進(jìn)行了詳細(xì)說明，但所述內(nèi)容僅為本發(fā)明創(chuàng)造的較佳 實(shí)施例，不能被認(rèn)為用于限定本發(fā)明創(chuàng)造的實(shí)施范圍。凡依本發(fā)明創(chuàng)造范圍所作的均等變
化與改進(jìn)等，均應(yīng)仍歸屬于本專利涵蓋范圍之內(nèi)。
【權(quán)利要求】
1.數(shù)字高清視頻與模擬標(biāo)清視頻的混合監(jiān)控系統(tǒng)，包括模擬標(biāo)清視頻光纖監(jiān)控系統(tǒng)；其特征在于:數(shù)字高清視頻采集裝置采集的IP信號經(jīng)IP至類CVBS信號轉(zhuǎn)換器處理得到類CVBS信號，IP至類CVBS信號轉(zhuǎn)換器將該類CVBS信號上傳至標(biāo)清數(shù)字視頻光端機(jī)發(fā)射機(jī)；標(biāo)清數(shù)字視頻光端機(jī)發(fā)射機(jī)傳輸處理后的類CVBS信號至標(biāo)清數(shù)字視頻光端機(jī)接收機(jī)；標(biāo)清數(shù)字視頻光端機(jī)接收機(jī)輸出處理后的類CVBS信號到類CVBS至IP信號轉(zhuǎn)換器；類CVBS至IP信號轉(zhuǎn)換器輸出IP信號經(jīng)NVR傳輸至VMS服務(wù)器存儲，并在監(jiān)控顯示屏上顯示。
2.根據(jù)權(quán)利要求1所述的數(shù)字高清視頻與模擬標(biāo)清視頻的混合監(jiān)控系統(tǒng)，其特征在于:所述IP至類CVBS信號轉(zhuǎn)換器包括轉(zhuǎn)換器輸入接口、第一以太網(wǎng)物理接口接發(fā)器、第一FPGA芯片、模擬數(shù)字轉(zhuǎn)換器和高速差分放大器；所述第一 FPGA芯片包括第一以太網(wǎng)媒體接入控制器、前向糾錯(cuò)編碼模塊、交織編碼模塊、調(diào)幅電路以及直接數(shù)字式頻率合成器；所述第一以太網(wǎng)物理接口接發(fā)器將接收的IP信號傳輸給第一 FPGA芯片；第一以太網(wǎng)媒體接入控制器對該IP信號解壓縮后發(fā)送給前向糾錯(cuò)編碼模塊；前向糾錯(cuò)編碼模塊將處理后的信號發(fā)送給交織編碼模塊處理；交織編碼模塊處理后的信號經(jīng)調(diào)幅電路和直接數(shù)字式頻率合成器的調(diào)制后發(fā)送至模擬數(shù)字轉(zhuǎn)換器；模擬數(shù)字轉(zhuǎn)換器的輸出端與高速差分放大器的輸入端連接；高速差分放大器的輸出端接轉(zhuǎn)換器輸出接口。
3.根據(jù)權(quán)利要求1或2所述的數(shù)字高清視頻與模擬標(biāo)清視頻的混合監(jiān)控系統(tǒng)，其特征在于:類CVBS至IP信號轉(zhuǎn)換器包括轉(zhuǎn)換器輸入端、可變增益放大器、數(shù)字模擬轉(zhuǎn)換器、第二FPGA芯片、第二以太網(wǎng)物理接口接發(fā)器和轉(zhuǎn)換器輸出端；所述第二 FPGA芯片包括數(shù)字混頻/檢波解調(diào)電路、交織解碼模塊、前向糾錯(cuò)解碼模塊和第二以太網(wǎng)媒體接入控制器；可變增益放大器接收類CVBS信號；數(shù)字模擬轉(zhuǎn)換器將可變增益放大器處理后的類CVBS信號轉(zhuǎn)換為數(shù)字信號并傳送給第二 FPGA芯片；數(shù)字混頻/檢波解調(diào)電路將接收的數(shù)字信號恢復(fù)為基帶信號；基帶信號經(jīng)交織解碼模塊處理后輸入前向糾錯(cuò)解碼模塊；基帶信號經(jīng)前向糾錯(cuò)解碼模塊處理后輸入第二以太網(wǎng)媒體接入控制器恢復(fù)IP地址，并形成以太網(wǎng)MAC幀輸出至第二以太網(wǎng)物理接口接發(fā)器；第二以太網(wǎng)物理接口接發(fā)器的輸出接轉(zhuǎn)換器輸出端。
4.根據(jù)權(quán)利要求3所述的數(shù)字高清視頻與模擬標(biāo)清視頻的混合監(jiān)控系統(tǒng)，其特征在于:數(shù)字高清視頻采集裝置是數(shù)字高清攝像機(jī)。
【文檔編號】H04N7/18GK203734764SQ201320896472
【公開日】2014年7月23日 申請日期:2013年12月31日 優(yōu)先權(quán)日:2013年12月31日
【發(fā)明者】楊利民 申請人:天津益華微電子有限公司